تساعد سيمنز Arm في مرحلة ما قبل tapeout — أي قبل تثبيت التصميم النهائي وإرساله للتصنيع — عبر نقل الاختبار إلى بيئة تحقق عتادية واسعة النطاق. استخدمت Arm منصة Veloce Strato CS من سيمنز للمحاكاة العتادية، إلى جانب Veloce proFPGA CS للنمذجة الأولية، لاختبار معالج Arm AGI CPU من مستوى الأنظمة الفرعية حتى النظام الكامل، مع تقليل مخاطر الأداء واستهلاك الطاقة وزمن الاستجابة وجاهزية البرمجيات قبل توافر السيليكون [5].
لماذا هذه الخطوة مهمة؟
تقدّم Arm معالج AGI CPU كجزء من توسعها إلى منتجات سيليكونية للإنتاج، لا مجرد تراخيص تصميم، وتضعه ضمن فئة معالجات مراكز البيانات الموجهة لبنية agentic AI [1]. ومن زاوية التصميم، تقول سيمنز إن المعالج مبني على منصة Arm Neoverse Compute Subsystem CSS V3 ليستهدف حوسبة عالية الأداء وكفاءة في الطاقة لأعباء الذكاء الاصطناعي الوكيل ومراكز بيانات السحابة [
5].
هذا النوع من المعالجات لا يكفي معه اختبار كتلة واحدة بمعزل عن باقي النظام. فالتصميم يتضمن بنية CSS متعددة القوالب أو multi-die، وأنوية Neoverse V-series، وروابط عالية السرعة، وواجهات مثل PCIe Gen6 وNVMe وCXL. وتقول سيمنز إن هذا التعقيد يجعل الاعتماد على أدوات أتمتة تصميم الإلكترونيات التقليدية EDA وحدها غير كافٍ من حيث الحجم والدقة المطلوبين للتحقق [5].
ما دور Veloce Strato CS؟
تقول سيمنز إن Arm استخدمت Veloce Strato CS لدعم التحقق من معالج Arm AGI CPU من مستوى subsystem إلى مستوى full-system، مع استهداف متطلبات الأداء والكمون والطاقة اللازمة لنشره في بيئات مراكز البيانات فائقة النطاق قبل مرحلة tapeout [5].
كما استخدمت Arm سير عمل التحقق بمساعدة العتاد، والمحاكاة، والنمذجة الأولية من سيمنز للتحقق من مؤشرات الأداء الأساسية في Neoverse V-series Compute Subsystem المستخدم داخل معالج AGI CPU [5]. ويظهر حجم العملية في تصريح كريمة دريدي من Arm بأن سيمنز أتاحت «التحقق من النظام الكامل لمعالج Arm AGI CPU على نطاق واسع باستخدام عدة أبراج من Veloce Strato CS» [
5].
أين يدخل Veloce proFPGA CS؟
الجزء الثاني من المساعدة يأتي من منصة Veloce proFPGA CS. فبدلاً من انتظار الشريحة النهائية، يمكن للفرق تشغيل نماذج أولية قائمة على FPGA بسرعات قريبة من الزمن الحقيقي، ما يسمح ببدء التحقق البرمجي، وتطوير التعريفات، وتهيئة النظام قبل أشهر من توافر السيليكون [5].
هذه النقطة مهمة لأن جاهزية المعالج لا تتعلق بالدوائر وحدها. في مراكز البيانات، يجب أن يتفاعل العتاد مع البرمجيات والتعريفات والبنية النظامية منذ وقت مبكر، وإلا قد تظهر مشكلات التكامل بعد فوات الأوان.
الخلاصة
دور سيمنز هو توفير البنية التي تسمح لـ Arm باختبار معالج AGI CPU قبل تصنيعه فعلياً: محاكاة عتادية واسعة النطاق عبر Veloce Strato CS، ونمذجة أولية برمجية/عتادية عبر Veloce proFPGA CS. الهدف العملي هو كشف مخاطر الأداء والكمون والطاقة والتكامل البرمجي مبكراً، قبل أن تتحول الأخطاء إلى تكلفة أكبر في السيليكون النهائي [5].
