拆解應材突破 3D 晶片微縮的兩大神兵利器

2026 年 6 月 15 日，應用材料（Applied Materials）端出了兩套全新晶片製造系統，目的在解決半導體製造領域一道既核心又棘手的難題：如何在日益深邃狹窄的新一代 3D 晶片結構中，進行原子級精度的沉積與蝕刻。這兩套系統——Centris™ Spectral™ SiN ALD 與 Producer™ Selectra™ Mo Etch，並非僅停留在研發階段的原型機，而是早已獲得一線邏輯與記憶體大廠採用，在先進節點產線中扛起量產重任 。

它們瞄準的目標很明確：環繞閘極（GAA）電晶體日益緊湊的幾何布局，以及 3D NAND 記憶體不斷攀升的堆疊層數。在這些結構裡，傳統電漿設備早已力不從心——不是根本搆不到深處，就是勉強蝕刻卻留下一身損傷，難以實現均勻加工 。

Centris Spectral SiN ALD：在極窄 3D 空間中長出均勻介電薄膜

在晶片製造中，氮化矽（SiN）是再常見不過的介電材料，從鈍化保護、隔離側壁到側牆結構，處處可見它的身影。然而，當電晶體架構一路微縮到 2 奈米以下的環繞閘極設計，那些深陷凹槽裡的 3D 特徵變得極端狹窄，傳統電漿沉積根本無法在裡面長出均勻的薄膜 。薄膜品質一旦打折扣，覆蓋不均就會直接反映為電性弱點，甚至導致元件直接報廢。

Centris Spectral SiN ALD 系統的解法，是徹底換掉傳統的電容耦合或電感耦合電漿源，改用創新微波電漿技術 。微波產生的電漿可以在高自由基密度下作業，卻不會伴隨高能量離子轟擊，因此不會對脆弱的奈米結構造成損傷。

這項能力讓系統能在極高深寬比的結構內部——例如垂直堆疊奈米片的內部側壁與閘極介電層——沉積出緻密又均勻的氮化矽層，而且在整段製程中保持夠低的晶圓溫度，避免傷及周遭材料 。

邏輯與記憶體各自碰壁的微縮瓶頸

以邏輯晶片來說，這套系統的任務很直接：在環繞閘極電晶體極度緊湊的幾何結構中，實現均勻的介電薄膜沉積。當三星、台積電、英特爾全力衝刺 2 奈米等級甚至更先進的節點，要在四面包覆的閘極結構裡精準填入絕緣薄膜，已經沒有妥協空間 。少了這類工具，電晶體漏電、可靠度與良率都會大受打擊。

在記憶體端，這套系統同樣能在多層堆疊的 3D NAND 中，實現一模一樣的均勻沉積。當製造商把堆疊層數推進到 200 層以上，垂直通道越挖越深，整條通道上下的薄膜品質必須始終如一，這正是傳統工藝開始捉襟見肘的地方 。

Producer Selectra Mo Etch：只移除鉬，不傷鄰材

同步亮相的第二套系統 Producer Selectra Mo Etch，解決的是另一道同樣頑固的挑戰：用原子級精度選擇性移除鉬（Mo）——這種金屬如今已成為先進 3D NAND 的字元線首選材料——同時完整保留周圍所有鄰近材料，不造成連帶損傷 。

這套系統採用特殊設計的自由基化學配方，只與鉬反應，卻不和周遭的介電質、其他金屬或半導體起化學作用。如此一來，就能在封閉凹入的極窄位置實現無損蝕刻，避免物理濺鍍或濕式化學蝕刻常見的底切、腐蝕或圖案坍塌等副作用 。

記憶體與邏輯各自面臨的微縮關卡

這套系統的主戰場是3D NAND 的字元線分離。當記憶體大廠把堆疊層數拉高到 200 層以上，每一道鉬字元線都必須在記憶體堆疊內部彼此清楚隔離。只要蝕刻稍微傷到隔壁的絕緣層或浮動閘極，整個儲存單元就會報銷。Selectra 系統能在堆疊內部精準定位、恰好凹陷鉬金屬到指定深度，這正是讓 3D NAND 能繼續往上疊高的關鍵本領 。

在邏輯晶片領域，這套系統同樣提供原子級無損的金屬薄膜移除能力，應付日趨緊湊的 3D 結構需求。當電晶體設計從鰭式場效電晶體（FinFET）過渡到環繞閘極架構，用來定義接點、閘極與內連線所需的精密蝕刻，難度完全是另一個等級 。

兩套工具為何能左右 AI 晶片競賽

這兩套系統恰好站在整個半導體產業的關鍵轉折點上。AI 運算的巨量需求，正同時驅動晶片設計者擁抱環繞閘極邏輯架構，以及更高層數的 3D NAND，形成一道光靠微影技術無法獨力突破的設備瓶頸 。

晶片的效能、功耗與製造良率，如今同等取決於材料工程的實力——一座晶圓廠能不能沉積出區區 2 奈米厚的絕緣層，或者選擇性凹陷一道金屬線僅僅幾個原子深——重要性絲毫不亞於光學解析度。應用材料也明確將這兩套設備定位為 AI 晶片的關鍵推手，指出客戶的先進製程藍圖早已仰賴它們進行量產 。

靠著同時解決邏輯與記憶體領域價值最高的精密加工挑戰，這兩套系統順勢將應用材料推向一個有利位置：在 2 奈米邏輯節點與高層數 3D NAND 同步換代的產業時刻，牢牢抓住隨之而來的設備支出大餅 。