三星的 V10 Bonding V-NAND（簡稱 BV-NAND）是第十代 3D NAND 設計，核心技術包括晶圓鍵合，以及超過 400 條字線（word line）的垂直堆疊。三星將它定位為 AI 時代的儲存技術，目標是在提升容量與資料傳輸速度的同時，降低功耗。12

三星在 2026 年 8 月 31 日公布的資料指出，V10 相較前一代 V9，位元密度提升逾 58%，I/O 速度超過 4.8 Gbps、增幅逾 33%，功耗則降低逾 25%。28

超過 400 層，關鍵在於「分開製造、再垂直整合」

要在 NAND 中持續增加儲存密度，並非單純把結構一層層往上堆即可。堆疊越高，製程、對準與電氣特性等挑戰也會同步增加。

三星表示，V10 採用 三堆疊 HARC Merge 製程，將記憶體單元層分成三個堆疊區段，分別製造後再以垂直方式連接。三星也運用 Multi Hole 與 Zero Dummy Hole 技術，處理超高層數結構帶來的製程負擔。1317

這種做法的重點，是把原本難以一次完成的超高 NAND 結構拆成多個部分，再透過垂直整合延伸整體高度。現有資料支持「三堆疊」及相關輔助技術的描述，但未提供每一道製程步驟的完整細節，因此不宜對具體工藝作過度延伸解讀。

晶圓鍵合如何發揮作用？

V10 將 NAND 記憶體單元陣列與周邊電路（peripheral，常簡稱 Peri）分開處理。三星先在不同晶圓上製造這兩部分，再把晶圓鍵合在一起，讓記憶體陣列與控制電路可以各自開發、最佳化，最後組合成完整元件。2512

這項架構的價值，在於提升密度與效能時，不必完全依靠把單一晶圓上的 NAND 堆疊做得更高。三星表示，分離式製造也有助於採用效能更高的周邊電路，進而支持 V10 所宣稱的資料傳輸與能源效率提升。213

「Full capping」到底代表什麼？

現有報導將「full capping」描述為一種版圖配置：下方的周邊電路晶粒，會對齊上方記憶體單元陣列晶粒的占用面積，而不是向外延伸。若此解讀成立，便可在保留分離製造優勢的同時，維持封裝與晶片面積效率。

不過，三星提供的主要資料與現有來源摘錄，明確支持的是「記憶體單元與周邊電路分別製造，再進行晶圓鍵合」這項大方向；至於「full capping」的精確幾何意義，以及下方晶粒是否完全匹配上方陣列的實際配置，則缺乏獨立資料佐證。因此，這部分應審慎看待，不能把較細的版圖解釋當成已完全確認的規格。25

相較 V9，三星宣稱哪些提升？

三星公布的 V10 與第九代 V-NAND 比較如下：

• **位元密度：**提升逾 58%。
• **I/O 速度：**超過 4.8 Gbps，增幅逾 33%。
• **功耗：**降低逾 25%。2817

位元密度提高，代表在相近的實體面積中可以容納更多資料，也有利於打造高容量 SSD。根據相關報導，三星計畫以 V10 為基礎，支援容量最高達 128 TB 的 SSD，以及下一代 PCIe Gen7 SSD 解決方案。13

需要注意的是，上述數字是三星公布的性能宣稱，並不是獨立實驗室的實測結果。現有資料也無法確認這些提升在不同 SSD 產品、工作負載或控制器配置下，會如何具體呈現。

為什麼 AI 資料中心需要更高密度的 NAND？

AI 資料中心需要保存大量訓練資料、模型檢查點及其他資料密集型內容。NAND 並不能取代高頻寬 DRAM 的頻寬特性，但可作為偏重容量的儲存層，在這個層級中，儲存密度與能源消耗尤其重要。

三星將 V10 放在更廣泛的 AI 記憶體策略中，並與 zHBM 及 zNAND-O 一同展示。三星將 zHBM 描述為一種讓高頻寬記憶體更靠近 AI 加速器、甚至垂直堆疊於其上的概念；zNAND-O 則是以 V-NAND 為基礎開發的高效能 NAND 概念，目前規劃四層與八層版本。567

這些技術的共同方向，是透過三維封裝或立體記憶體結構，改善空間、頻寬、功耗與散熱限制。V10 是其中偏向儲存的部分，zHBM 與 zNAND-O 則仍屬概念或開發中的架構；根據現有證據，兩者都沒有已確認的量產時程。167

商用時間與未來路線仍未確定

三星是在 2026 年 Future of Memory and Storage（FMS）會議上，以原型與下一代技術的形式介紹 V10。現有的 8 月 31 日訪談與相關報導，並未提供明確的量產或出貨日期。12

因此，部分流傳的路線圖不應被視為三星已確認的承諾。現有資料不足以證實 V10 的確切商用時間，也無法確認 2027 年推出第 11 代 NAND，或在 2030 年達到 1,000 層 NAND。2526

過去報導確實曾提到 1,000 層目標，但媒體報導中的規劃，不等同於三星已公布具體且獲確認的時間表。

目前較可靠的結論是：V10 展示了三星如何透過三堆疊記憶體單元架構，以及記憶體陣列與周邊電路晶圓的鍵合，將 V-NAND 推進至超過 400 層；三星並宣稱其在位元密度、I/O 與功耗方面較 V9 改善。至於何時真正商品化，以及後續世代的推進速度，仍有待三星進一步公布。

三星的 V10 Bonding V-NAND（簡稱 BV-NAND）是第十代 3D NAND 設計，核心技術包括晶圓鍵合，以及超過 400 條字線（word line）的垂直堆疊。三星將它定位為 AI 時代的儲存技術，目標是在提升容量與資料傳輸速度的同時，降低功耗。12

三星在 2026 年 8 月 31 日公布的資料指出，V10 相較前一代 V9，位元密度提升逾 58%，I/O 速度超過 4.8 Gbps、增幅逾 33%，功耗則降低逾 25%。28

超過 400 層，關鍵在於「分開製造、再垂直整合」

要在 NAND 中持續增加儲存密度，並非單純把結構一層層往上堆即可。堆疊越高，製程、對準與電氣特性等挑戰也會同步增加。

三星表示，V10 採用 三堆疊 HARC Merge 製程，將記憶體單元層分成三個堆疊區段，分別製造後再以垂直方式連接。三星也運用 Multi Hole 與 Zero Dummy Hole 技術，處理超高層數結構帶來的製程負擔。1317

這種做法的重點，是把原本難以一次完成的超高 NAND 結構拆成多個部分，再透過垂直整合延伸整體高度。現有資料支持「三堆疊」及相關輔助技術的描述，但未提供每一道製程步驟的完整細節，因此不宜對具體工藝作過度延伸解讀。

晶圓鍵合如何發揮作用？

V10 將 NAND 記憶體單元陣列與周邊電路（peripheral，常簡稱 Peri）分開處理。三星先在不同晶圓上製造這兩部分，再把晶圓鍵合在一起，讓記憶體陣列與控制電路可以各自開發、最佳化，最後組合成完整元件。2512

這項架構的價值，在於提升密度與效能時，不必完全依靠把單一晶圓上的 NAND 堆疊做得更高。三星表示，分離式製造也有助於採用效能更高的周邊電路，進而支持 V10 所宣稱的資料傳輸與能源效率提升。213

「Full capping」到底代表什麼？

現有報導將「full capping」描述為一種版圖配置：下方的周邊電路晶粒，會對齊上方記憶體單元陣列晶粒的占用面積，而不是向外延伸。若此解讀成立，便可在保留分離製造優勢的同時，維持封裝與晶片面積效率。

不過，三星提供的主要資料與現有來源摘錄，明確支持的是「記憶體單元與周邊電路分別製造，再進行晶圓鍵合」這項大方向；至於「full capping」的精確幾何意義，以及下方晶粒是否完全匹配上方陣列的實際配置，則缺乏獨立資料佐證。因此，這部分應審慎看待，不能把較細的版圖解釋當成已完全確認的規格。25

相較 V9，三星宣稱哪些提升？

三星公布的 V10 與第九代 V-NAND 比較如下：

• **位元密度：**提升逾 58%。
• **I/O 速度：**超過 4.8 Gbps，增幅逾 33%。
• **功耗：**降低逾 25%。2817

位元密度提高，代表在相近的實體面積中可以容納更多資料，也有利於打造高容量 SSD。根據相關報導，三星計畫以 V10 為基礎，支援容量最高達 128 TB 的 SSD，以及下一代 PCIe Gen7 SSD 解決方案。13

需要注意的是，上述數字是三星公布的性能宣稱，並不是獨立實驗室的實測結果。現有資料也無法確認這些提升在不同 SSD 產品、工作負載或控制器配置下，會如何具體呈現。

為什麼 AI 資料中心需要更高密度的 NAND？

AI 資料中心需要保存大量訓練資料、模型檢查點及其他資料密集型內容。NAND 並不能取代高頻寬 DRAM 的頻寬特性，但可作為偏重容量的儲存層，在這個層級中，儲存密度與能源消耗尤其重要。

三星將 V10 放在更廣泛的 AI 記憶體策略中，並與 zHBM 及 zNAND-O 一同展示。三星將 zHBM 描述為一種讓高頻寬記憶體更靠近 AI 加速器、甚至垂直堆疊於其上的概念；zNAND-O 則是以 V-NAND 為基礎開發的高效能 NAND 概念，目前規劃四層與八層版本。567

這些技術的共同方向，是透過三維封裝或立體記憶體結構，改善空間、頻寬、功耗與散熱限制。V10 是其中偏向儲存的部分，zHBM 與 zNAND-O 則仍屬概念或開發中的架構；根據現有證據，兩者都沒有已確認的量產時程。167

商用時間與未來路線仍未確定

三星是在 2026 年 Future of Memory and Storage（FMS）會議上，以原型與下一代技術的形式介紹 V10。現有的 8 月 31 日訪談與相關報導，並未提供明確的量產或出貨日期。12

因此，部分流傳的路線圖不應被視為三星已確認的承諾。現有資料不足以證實 V10 的確切商用時間，也無法確認 2027 年推出第 11 代 NAND，或在 2030 年達到 1,000 層 NAND。2526

過去報導確實曾提到 1,000 層目標，但媒體報導中的規劃，不等同於三星已公布具體且獲確認的時間表。

目前較可靠的結論是：V10 展示了三星如何透過三堆疊記憶體單元架構，以及記憶體陣列與周邊電路晶圓的鍵合，將 V-NAND 推進至超過 400 層；三星並宣稱其在位元密度、I/O 與功耗方面較 V9 改善。至於何時真正商品化，以及後續世代的推進速度，仍有待三星進一步公布。