超大型封裝面臨的最大挑戰之一,是在底部填充封裝過程中產生的機械應力與空洞。英特爾採用分散式封裝底部填充技術來解決這個問題。透過在多個區域分佈填充材料,此技術能防止在遠超單一光罩尺寸限制的封裝上產生裂縫、分層或空洞 。這點至關重要,因為英特爾的封裝技術藍圖目標是在 2028 年推出大於 12 倍光罩尺寸 的封裝,並且已經展示了未來 AI 超級晶片設計可達 24 倍光罩尺寸 的概念驗證能力 。
英特爾已發佈從當前量產到未來目標的清晰藍圖 :
此外,英特爾還在 2026 年日本 NEPCON 展會上展示了 10-2-10 厚核心玻璃基板,目標是在里奧蘭喬工廠實現全球首批 AI 晶片封裝用玻璃基板的大規模量產 。
超大型封裝在供電、散熱與瞬態功率平滑方面帶來了前所未有的挑戰。英特爾正在開發一套多管齊下的基礎設施策略,以支援功耗在 15–25 千瓦 的封裝 :
這些技術旨在協同運作,讓單一封裝能夠汲取並散發過去僅為整個伺服器機櫃保留的功率等級。
英特爾正在建立一個廣泛的生態系,以將 EMIB-T 和玻璃基板封裝技術推向更廣闊的市場。
Tessolve(基於 EMIB 的設計賦能)
2026 年 7 月 27 日至 28 日,Tessolve 宣布與英特爾晶圓代工服務合作,以支援採用 EMIB 技術的封裝設計 。Tessolve 現已準備好協助英特爾代工的客戶進行異質多小晶片 EMIB 設計,提供從半導體設計到封裝的端到端服務。這使得更廣泛的晶片設計生態系能夠採用英特爾的先進封裝技術,而無需自行建立內部專業知識。
藍思科技(玻璃基板封裝)
2026 年 7 月 24 日,英特爾與中國精密玻璃製造商藍思科技簽署了一份合作備忘錄,共同探索 玻璃穿孔 (TGV) 先進封裝技術用於玻璃基板 。藍思科技正在為此計畫建造一座專屬的 30,000 平方米玻璃基板工廠 。此項合作目前不具約束力,專注於製程開發與驗證,尚未成為確定的量產合約 。
EDA 供應商
英特爾的小晶片聯盟計畫中,還有三大 EDA 供應商(Cadence、Synopsys、Siemens EDA)正在開發 EMIB-T 的設計流程 。
英特爾在封裝領域的積極進取,直接挑戰了先進封裝領域的既有領導者。
台積電 仍是量產龍頭。其 CoWoS 平台是 NVIDIA 和 AMD AI 加速器的主要封裝解決方案。台積電在 ECTC 2025 上展示了 CoWoS 上的直觸晶片液體冷卻技術,在 3,300 mm² 中介層上實現了 2.6 kW+ TDP 下 0.055°C/W 的熱阻 。台積電也已宣布開發玻璃核心基板,但目標是在「本十年下半年」量產,落後於英特爾 2026 年的玻璃基板推廣計畫 。CNBC 在 2026 年 4 月報導指出,NVIDIA 正搶購 CoWoS 產能,並評估英特爾作為次要封裝供應商,顯示台積電正面臨產能限制 。
三星 提供 I-Cube (2.5D) 和 X-Cube (3D) 封裝。三星在 3D 堆疊的混合銅鍵結方面相當積極,並有自己的玻璃基板計畫,但在超過 4-6 倍光罩尺寸的封裝上披露的細節較少。
AMD 主要依賴台積電的 CoWoS 來生產其 MI300/MI400 系列 AI 加速器,並使用自家的 Infinity Architecture 進行小晶片互連。AMD 沒有自營封裝廠,因此它是客戶,而不是直接的封裝技術競爭者。
| 指標 | 英特爾 (里奧蘭喬) | 台積電 (CoWoS) |
|---|---|---|
| 最大封裝尺寸 (當前) | 8 倍光罩 (~7,000 mm²) | ~3.3 倍光罩 (~3,300 mm² 中介層) |
| 技術藍圖 | >12 倍 (2028 年前), 最高 24 倍 | 逐步擴展 |
| 驗證的凸塊間距 | 36/35 µm (EMIB-T) | ~40–45 µm (CoWoS-L) |
| 量產熱處理能力 | 目標 15–25 kW (多晶片) | 已展示 2.6 kW+ |
| 玻璃基板 | 已展示 10-2-10 厚核心,目標 2026–2027 量產 | 目標「本十年下半」量產 |
英特爾的差異化優勢在於封裝尺寸的領先地位以及垂直整合(設計、晶圓製造、封裝在同一屋簷下)。台積電的優勢則在於經過驗證的高量產成熟度、龐大的客戶生態系以及當今每平方毫米更優異的熱性能。英特爾的賭注是,AI 產業未來需要的封裝尺寸將遠超過 CoWoS 能有效服務的範圍,而其里奧蘭喬工廠能夠在競爭對手擴大規模之前,率先提供這些產品。