Feynman 可能如何超越 Rubin？

Rubin 世代的核心方向，是將多顆小晶片與 HBM 整合在同一套 AI 加速平台中。Feynman 傳出會把這條路線推得更遠：提高 3D 晶粒與台積電 SoIC（系統整合晶片）堆疊的使用程度，再搭配客製化 HBM 及共封裝光學（CPO）。

製程方面，市場報導指向台積電 A16——一種被描述為升級版 2 奈米或 1.6 奈米級的製程。換句話說，Feynman 傳出可能跳過 N2 家族，直接採用 A16，而不是先以 N2 作為過渡世代。

這種「更先進邏輯＋更密集 3D 整合＋光學互連」的組合，理論上有助於提高元件密度，並因應超大型 AI 叢集在功耗、訊號完整性與資料傳輸距離上的限制。但現有來源沒有提供經驗證的最終效能規格，因此有關 Feynman 確切頻寬或運算效能的說法，仍不能當作已確認的產品數字。

台積電需要同時補上的四塊拼圖

Feynman 對台積電的要求，並不只是增加先進製程晶圓投片量。若相關報導準確，台積電必須協調以下幾層製造能力：

• A16 邏輯製程： 台積電需要將 A16 推進至足以支撐 Nvidia 大量平台的良率與量產水準。報導將 A16 列為 Feynman 預期採用的技術，但實際客戶分配與量產細節仍未獲官方確認。
• SoIC 3D 整合： 更多垂直堆疊晶粒，代表 SoIC 產出、鍵合、測試、散熱管理與良率控制都必須大幅提升，且要能以具經濟效益的方式放大至量產規模。
• HBM 與 2.5D 封裝： Feynman 預期會把 3D 整合與 HBM 結合，並搭配 CoWoS 或後續先進封裝流程。不過，目前報導尚未確立 Feynman 最終的封裝配置。
• CPO 製造： 光引擎與交換晶片必須被整合、測試成可靠的量產系統，而不是只停留在小規模展示。據報導，台積電正參與 Nvidia CPO 產品的矽光子與封裝供應鏈。

這也凸顯一個關鍵轉變：對 Nvidia 的產品路線而言，封裝產能可能與電晶體產能同樣重要。晶圓廠可以製造先進邏輯晶片，但完整的 AI 平台還需要把晶粒、記憶體與光學連接，以可接受的良率、功耗與可靠度組裝起來。

SoIC 產能：從 2 萬片走向 5 萬片？

供應鏈報導形容，台積電正大幅擴張 SoIC 規模。較早的規劃是 2026 年期間每月約 1 萬至 1.5 萬片 SoIC 晶圓，並在 2026 年底達到每月 2 萬片；較新的目標則是 2027 年底提高至每月約 5 萬片。

若以 2026 年底每月 2 萬片的目標計算，隔年達到 5 萬片，等於增加 2.5 倍。報導指稱，相關需求不只來自 Nvidia，也包括 AMD 與其他先進封裝客戶，因此這些產能不一定會全部供 Feynman 使用。

需要注意的是，這些是產業規劃或供應鏈估計，不是 Nvidia 已確認的產能分配；而且「每月晶圓數」也不等同於完成的 Feynman 系統數量。實際產出仍會受到晶粒尺寸、封裝設計、良率與後段測試等因素影響。

AP7、AP8：封裝擴產落在哪裡？

目前報導聚焦於台積電嘉義 AP7，以及南部科學園區的 AP8。兩座設施都與先進封裝擴張有關，但公開資訊尚不足以提供每一階段可靠且確定的啟用日期。

AP7 被描述為八期工程。報導稱，早期階段已進入設備進場等作業，後續階段則分別處於建照、規劃或準備狀態。該設施預計可依客戶需求配置 SoIC、CoWoS，以及 CPO 相關產線。

AP8 則規劃為 P1 至 P3 三期，重點放在 CoWoS 等先進封裝技術。不過，公開報導沒有提供足夠可靠的逐期投產時間，因此不宜把每項工程里程碑直接視為確定的量產期限。

時程上的重點在於：封裝廠、設備與製程認證，必須在新一代加速器進入大量出貨前數年開始準備。如果 Feynman 目標是 2028 年下半年量產，相關產能與資格認證決策就不能等到產品上市後才啟動。

Rubin 還在放量，Feynman 已同步加速

這不是一次單純的世代交接。Nvidia 正在推動 Vera Rubin 進入量產與爬坡，同時把研發與供應鏈資源逐步轉向 Feynman。Nvidia 官方產品資料稱 Vera Rubin 正進入全面生產，而產業報導則把 Feynman 的目標時程放在 2028 年下半年。

兩個世代重疊，對 Nvidia 來說有助於維持產品節奏，不必等到前一代完全結束後才準備下一代；但對台積電及其供應商而言，這也意味著必須一邊支援 Rubin 的當前需求，一邊認證新製程、更複雜的封裝、光學元件與相關材料。

為什麼 Nvidia 的 CPO 進展值得關注？

Nvidia 的 Spectrum-X Ethernet Photonics 平台，提供了一個觀察 Feynman 方向的早期案例。這套產品把共封裝光學直接整合到交換器 ASIC 附近，讓光學元件更接近矽晶片，縮短高速訊號必須經過的電氣連線距離。Nvidia 表示，該平台透過半導體與系統產業的共同設計，已進入生產階段。

Nvidia 的產品資料將 Spectrum-X Ethernet Photonics 描述為每通道 200G 的 CPO 乙太網路系統，頻寬最高可達 409.6 Tb/s。產品頁面列出的供應時間為 2026 年下半年；產業報導則稱產品已出貨給部分合作夥伴，並朝量產推進。

據報導，台積電負責矽光子製造，鴻海負責完成後的交換器系統組裝；晶片級封裝與測試、雷射，以及光學子組件則由其他供應商分工負責。

CPO 的重要性在於，AI 叢集的限制正逐漸從單顆加速器的運算能力，延伸到加速器之間的網路。當系統規模持續擴大，功耗、頻寬、電氣傳輸距離與訊號完整性，都可能拖累整體效能。把光學元件整合到交換晶片附近，意在處理部分 scale-out（橫向擴展）網路的問題；但量產規模、可靠度與客戶實際部署，仍是必須通過的現實考驗。

對 2028 年 AI 基礎設施意味著什麼？

Feynman 傳出的設計方向，反映 AI 硬體產能規劃正在改變。Nvidia 的產品路線，可能在產品出貨前數年就影響台積電的資本支出，因為這類平台需要同步投資於邏輯製程、記憶體整合、3D 堆疊、光學封裝、設備與測試。

三項影響尤其明顯：

1. 先進封裝成為策略性約束。 SoIC 月產能若真的從 2026 年底的 2 萬片，提升至 2027 年底的 5 萬片，代表 3D 整合能力可能與先進晶圓供應同等關鍵。
2. 供應商生態系與 Nvidia 產品節奏更加緊密。 先進封裝產能無法在加速器開始出貨後立即增加，因此廠房建設與設備進場必須提前進行。
3. 雲端業者需要投資完整 AI 系統。 2028 年左右的 AI 部署，所需的不只是加速器，還包括搭載 HBM 的系統、先進封裝、光學網路、供電與散熱。這是根據目前報導技術方向得出的推論，並非雲端支出已公開的預測。

因此，Feynman 的意義不只是一個尚未正式公開完整規格的未來晶片名稱，也是一個供應鏈訊號。若相關報導準確，Nvidia 正要求台積電讓 A16 邏輯、SoIC 堆疊、HBM 整合與 CPO 網路幾乎同步成熟。屆時，真正的瓶頸可能不再只是最小的電晶體，而是整個產業能否以可靠、可量產的方式，組裝並連接龐大的 AI 系統。

Feynman 可能如何超越 Rubin？

Rubin 世代的核心方向，是將多顆小晶片與 HBM 整合在同一套 AI 加速平台中。Feynman 傳出會把這條路線推得更遠：提高 3D 晶粒與台積電 SoIC（系統整合晶片）堆疊的使用程度，再搭配客製化 HBM 及共封裝光學（CPO）。

製程方面，市場報導指向台積電 A16——一種被描述為升級版 2 奈米或 1.6 奈米級的製程。換句話說，Feynman 傳出可能跳過 N2 家族，直接採用 A16，而不是先以 N2 作為過渡世代。

這種「更先進邏輯＋更密集 3D 整合＋光學互連」的組合，理論上有助於提高元件密度，並因應超大型 AI 叢集在功耗、訊號完整性與資料傳輸距離上的限制。但現有來源沒有提供經驗證的最終效能規格，因此有關 Feynman 確切頻寬或運算效能的說法，仍不能當作已確認的產品數字。

台積電需要同時補上的四塊拼圖

Feynman 對台積電的要求，並不只是增加先進製程晶圓投片量。若相關報導準確，台積電必須協調以下幾層製造能力：

• A16 邏輯製程： 台積電需要將 A16 推進至足以支撐 Nvidia 大量平台的良率與量產水準。報導將 A16 列為 Feynman 預期採用的技術，但實際客戶分配與量產細節仍未獲官方確認。
• SoIC 3D 整合： 更多垂直堆疊晶粒，代表 SoIC 產出、鍵合、測試、散熱管理與良率控制都必須大幅提升，且要能以具經濟效益的方式放大至量產規模。
• HBM 與 2.5D 封裝： Feynman 預期會把 3D 整合與 HBM 結合，並搭配 CoWoS 或後續先進封裝流程。不過，目前報導尚未確立 Feynman 最終的封裝配置。
• CPO 製造： 光引擎與交換晶片必須被整合、測試成可靠的量產系統，而不是只停留在小規模展示。據報導，台積電正參與 Nvidia CPO 產品的矽光子與封裝供應鏈。

這也凸顯一個關鍵轉變：對 Nvidia 的產品路線而言，封裝產能可能與電晶體產能同樣重要。晶圓廠可以製造先進邏輯晶片，但完整的 AI 平台還需要把晶粒、記憶體與光學連接，以可接受的良率、功耗與可靠度組裝起來。

SoIC 產能：從 2 萬片走向 5 萬片？

供應鏈報導形容，台積電正大幅擴張 SoIC 規模。較早的規劃是 2026 年期間每月約 1 萬至 1.5 萬片 SoIC 晶圓，並在 2026 年底達到每月 2 萬片；較新的目標則是 2027 年底提高至每月約 5 萬片。

若以 2026 年底每月 2 萬片的目標計算，隔年達到 5 萬片，等於增加 2.5 倍。報導指稱，相關需求不只來自 Nvidia，也包括 AMD 與其他先進封裝客戶，因此這些產能不一定會全部供 Feynman 使用。

需要注意的是，這些是產業規劃或供應鏈估計，不是 Nvidia 已確認的產能分配；而且「每月晶圓數」也不等同於完成的 Feynman 系統數量。實際產出仍會受到晶粒尺寸、封裝設計、良率與後段測試等因素影響。

AP7、AP8：封裝擴產落在哪裡？

目前報導聚焦於台積電嘉義 AP7，以及南部科學園區的 AP8。兩座設施都與先進封裝擴張有關，但公開資訊尚不足以提供每一階段可靠且確定的啟用日期。

AP7 被描述為八期工程。報導稱，早期階段已進入設備進場等作業，後續階段則分別處於建照、規劃或準備狀態。該設施預計可依客戶需求配置 SoIC、CoWoS，以及 CPO 相關產線。

AP8 則規劃為 P1 至 P3 三期，重點放在 CoWoS 等先進封裝技術。不過，公開報導沒有提供足夠可靠的逐期投產時間，因此不宜把每項工程里程碑直接視為確定的量產期限。

時程上的重點在於：封裝廠、設備與製程認證，必須在新一代加速器進入大量出貨前數年開始準備。如果 Feynman 目標是 2028 年下半年量產，相關產能與資格認證決策就不能等到產品上市後才啟動。

Rubin 還在放量，Feynman 已同步加速

這不是一次單純的世代交接。Nvidia 正在推動 Vera Rubin 進入量產與爬坡，同時把研發與供應鏈資源逐步轉向 Feynman。Nvidia 官方產品資料稱 Vera Rubin 正進入全面生產，而產業報導則把 Feynman 的目標時程放在 2028 年下半年。

兩個世代重疊，對 Nvidia 來說有助於維持產品節奏，不必等到前一代完全結束後才準備下一代；但對台積電及其供應商而言，這也意味著必須一邊支援 Rubin 的當前需求，一邊認證新製程、更複雜的封裝、光學元件與相關材料。

為什麼 Nvidia 的 CPO 進展值得關注？

Nvidia 的 Spectrum-X Ethernet Photonics 平台，提供了一個觀察 Feynman 方向的早期案例。這套產品把共封裝光學直接整合到交換器 ASIC 附近，讓光學元件更接近矽晶片，縮短高速訊號必須經過的電氣連線距離。Nvidia 表示，該平台透過半導體與系統產業的共同設計，已進入生產階段。

Nvidia 的產品資料將 Spectrum-X Ethernet Photonics 描述為每通道 200G 的 CPO 乙太網路系統，頻寬最高可達 409.6 Tb/s。產品頁面列出的供應時間為 2026 年下半年；產業報導則稱產品已出貨給部分合作夥伴，並朝量產推進。

據報導，台積電負責矽光子製造，鴻海負責完成後的交換器系統組裝；晶片級封裝與測試、雷射，以及光學子組件則由其他供應商分工負責。

CPO 的重要性在於，AI 叢集的限制正逐漸從單顆加速器的運算能力，延伸到加速器之間的網路。當系統規模持續擴大，功耗、頻寬、電氣傳輸距離與訊號完整性，都可能拖累整體效能。把光學元件整合到交換晶片附近，意在處理部分 scale-out（橫向擴展）網路的問題；但量產規模、可靠度與客戶實際部署，仍是必須通過的現實考驗。

對 2028 年 AI 基礎設施意味著什麼？

Feynman 傳出的設計方向，反映 AI 硬體產能規劃正在改變。Nvidia 的產品路線，可能在產品出貨前數年就影響台積電的資本支出，因為這類平台需要同步投資於邏輯製程、記憶體整合、3D 堆疊、光學封裝、設備與測試。

三項影響尤其明顯：

1. 先進封裝成為策略性約束。 SoIC 月產能若真的從 2026 年底的 2 萬片，提升至 2027 年底的 5 萬片，代表 3D 整合能力可能與先進晶圓供應同等關鍵。
2. 供應商生態系與 Nvidia 產品節奏更加緊密。 先進封裝產能無法在加速器開始出貨後立即增加，因此廠房建設與設備進場必須提前進行。
3. 雲端業者需要投資完整 AI 系統。 2028 年左右的 AI 部署，所需的不只是加速器，還包括搭載 HBM 的系統、先進封裝、光學網路、供電與散熱。這是根據目前報導技術方向得出的推論，並非雲端支出已公開的預測。

因此，Feynman 的意義不只是一個尚未正式公開完整規格的未來晶片名稱，也是一個供應鏈訊號。若相關報導準確，Nvidia 正要求台積電讓 A16 邏輯、SoIC 堆疊、HBM 整合與 CPO 網路幾乎同步成熟。屆時，真正的瓶頸可能不再只是最小的電晶體，而是整個產業能否以可靠、可量產的方式，組裝並連接龐大的 AI 系統。