業界報導稱,Nvidia Feynman 目標於 2028 年下半年量產,台積電 SoIC 月產能規劃可能從 2026 年底的 2 萬片晶圓,提高至 2027 年底約 5 萬片。 相較 Rubin 以多晶粒與 HBM 整合為主,Feynman 傳出將進一步導入台積電 A16、SoIC 3D 晶粒堆疊、客製化 HBM,以及共封裝光學(CPO)。
研究答案

Create a landscape editorial hero image for this Studio Global article: What is Nvidia’s Feynman AI chip platform, targeted for mass production in the second half of 2028, expected to require from TSMC in terms o. Article summary: Feynman is Nvidia’s reported post-Rubin AI-computing platform, targeted for volume production in the second half of 2028. It would make advanced packaging and optical interconnect as strategically important as leading-ed. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Nvidia 下一代 Feynman AI 運算平台,據供應鏈報導預計在 2028 年下半年進入量產。若這項時程成真,真正值得關注的可能不是單一製程節點,而是台積電能否同時準備好先進邏輯、3D 晶粒整合、高頻寬記憶體(HBM)與光學網路等多個環節。
不過,目前關於 Feynman 的製程、封裝配置、產能分配與量產時間,仍屬產業與供應鏈消息。Nvidia 與台積電尚未公布涵蓋完整設計與製造安排的正式說明,因此以下內容不應視為已確認的產品規格。
Rubin 世代的核心方向,是將多顆小晶片與 HBM 整合在同一套 AI 加速平台中。Feynman 傳出會把這條路線推得更遠:提高 3D 晶粒與台積電 SoIC(系統整合晶片)堆疊的使用程度,再搭配客製化 HBM 及共封裝光學(CPO)。
製程方面,市場報導指向台積電 A16——一種被描述為升級版 2 奈米或 1.6 奈米級的製程。換句話說,Feynman 傳出可能跳過 N2 家族,直接採用 A16,而不是先以 N2 作為過渡世代。
這種「更先進邏輯+更密集 3D 整合+光學互連」的組合,理論上有助於提高元件密度,並因應超大型 AI 叢集在功耗、訊號完整性與資料傳輸距離上的限制。但現有來源沒有提供經驗證的最終效能規格,因此有關 Feynman 確切頻寬或運算效能的說法,仍不能當作已確認的產品數字。
Feynman 對台積電的要求,並不只是增加先進製程晶圓投片量。若相關報導準確,台積電必須協調以下幾層製造能力:
這也凸顯一個關鍵轉變:對 Nvidia 的產品路線而言,封裝產能可能與電晶體產能同樣重要。晶圓廠可以製造先進邏輯晶片,但完整的 AI 平台還需要把晶粒、記憶體與光學連接,以可接受的良率、功耗與可靠度組裝起來。
供應鏈報導形容,台積電正大幅擴張 SoIC 規模。較早的規劃是 2026 年期間每月約 1 萬至 1.5 萬片 SoIC 晶圓,並在 2026 年底達到每月 2 萬片;較新的目標則是 2027 年底提高至每月約 5 萬片。
若以 2026 年底每月 2 萬片的目標計算,隔年達到 5 萬片,等於增加 2.5 倍。報導指稱,相關需求不只來自 Nvidia,也包括 AMD 與其他先進封裝客戶,因此這些產能不一定會全部供 Feynman 使用。
需要注意的是,這些是產業規劃或供應鏈估計,不是 Nvidia 已確認的產能分配;而且「每月晶圓數」也不等同於完成的 Feynman 系統數量。實際產出仍會受到晶粒尺寸、封裝設計、良率與後段測試等因素影響。
目前報導聚焦於台積電嘉義 AP7,以及南部科學園區的 AP8。兩座設施都與先進封裝擴張有關,但公開資訊尚不足以提供每一階段可靠且確定的啟用日期。
AP7 被描述為八期工程。報導稱,早期階段已進入設備進場等作業,後續階段則分別處於建照、規劃或準備狀態。該設施預計可依客戶需求配置 SoIC、CoWoS,以及 CPO 相關產線。
AP8 則規劃為 P1 至 P3 三期,重點放在 CoWoS 等先進封裝技術。不過,公開報導沒有提供足夠可靠的逐期投產時間,因此不宜把每項工程里程碑直接視為確定的量產期限。
時程上的重點在於:封裝廠、設備與製程認證,必須在新一代加速器進入大量出貨前數年開始準備。如果 Feynman 目標是 2028 年下半年量產,相關產能與資格認證決策就不能等到產品上市後才啟動。
這不是一次單純的世代交接。Nvidia 正在推動 Vera Rubin 進入量產與爬坡,同時把研發與供應鏈資源逐步轉向 Feynman。Nvidia 官方產品資料稱 Vera Rubin 正進入全面生產,而產業報導則把 Feynman 的目標時程放在 2028 年下半年。
兩個世代重疊,對 Nvidia 來說有助於維持產品節奏,不必等到前一代完全結束後才準備下一代;但對台積電及其供應商而言,這也意味著必須一邊支援 Rubin 的當前需求,一邊認證新製程、更複雜的封裝、光學元件與相關材料。
Nvidia 的 Spectrum-X Ethernet Photonics 平台,提供了一個觀察 Feynman 方向的早期案例。這套產品把共封裝光學直接整合到交換器 ASIC 附近,讓光學元件更接近矽晶片,縮短高速訊號必須經過的電氣連線距離。Nvidia 表示,該平台透過半導體與系統產業的共同設計,已進入生產階段。
Nvidia 的產品資料將 Spectrum-X Ethernet Photonics 描述為每通道 200G 的 CPO 乙太網路系統,頻寬最高可達 409.6 Tb/s。產品頁面列出的供應時間為 2026 年下半年;產業報導則稱產品已出貨給部分合作夥伴,並朝量產推進。
據報導,台積電負責矽光子製造,鴻海負責完成後的交換器系統組裝;晶片級封裝與測試、雷射,以及光學子組件則由其他供應商分工負責。
CPO 的重要性在於,AI 叢集的限制正逐漸從單顆加速器的運算能力,延伸到加速器之間的網路。當系統規模持續擴大,功耗、頻寬、電氣傳輸距離與訊號完整性,都可能拖累整體效能。把光學元件整合到交換晶片附近,意在處理部分 scale-out(橫向擴展)網路的問題;但量產規模、可靠度與客戶實際部署,仍是必須通過的現實考驗。
Feynman 傳出的設計方向,反映 AI 硬體產能規劃正在改變。Nvidia 的產品路線,可能在產品出貨前數年就影響台積電的資本支出,因為這類平台需要同步投資於邏輯製程、記憶體整合、3D 堆疊、光學封裝、設備與測試。
三項影響尤其明顯:
因此,Feynman 的意義不只是一個尚未正式公開完整規格的未來晶片名稱,也是一個供應鏈訊號。若相關報導準確,Nvidia 正要求台積電讓 A16 邏輯、SoIC 堆疊、HBM 整合與 CPO 網路幾乎同步成熟。屆時,真正的瓶頸可能不再只是最小的電晶體,而是整個產業能否以可靠、可量產的方式,組裝並連接龐大的 AI 系統。
Studio Global AI
這個頁面包含附來源佐證的答案,你可以在 Studio Global 內繼續追問。
業界報導稱,Nvidia Feynman 目標於 2028 年下半年量產,台積電 SoIC 月產能規劃可能從 2026 年底的 2 萬片晶圓,提高至 2027 年底約 5 萬片。
業界報導稱,Nvidia Feynman 目標於 2028 年下半年量產,台積電 SoIC 月產能規劃可能從 2026 年底的 2 萬片晶圓,提高至 2027 年底約 5 萬片。 相較 Rubin 以多晶粒與 HBM 整合為主,Feynman 傳出將進一步導入台積電 A16、SoIC 3D 晶粒堆疊、客製化 HBM,以及共封裝光學(CPO)。
Nvidia Spectrum X Ethernet Photonics 進入生產,顯示光學互連與先進封裝正從配套技術,逐漸變成擴大 AI 叢集規模的核心基礎。