為什麼聯發科為下一代 AI 晶片選擇英特爾 EMIB-T，而非台積電 CoWoS？

下一代 AI 晶片的先進封裝戰場，出現了一個令人意外的全新前線。在 COMPUTEX 2026 一場戲劇性的策略轉向中，台灣 IC 設計巨頭聯發科宣布，其下一代晶片將獨家採用英特爾的 EMIB-T 技術，在此一特定專案上，捨棄了台積電主導市場的 CoWoS 方案 。這個決定不僅驗證了英特爾長久以來的晶圓代工野心，更預示著台積電在尖端 AI 晶片組裝領域近乎壟斷的地位，可能正開始鬆動。

此舉是聯發科精密計算的險棋，該公司正快速擴張其客製化 AI 特殊應用晶片（ASIC）市場版圖。藉由押注英特爾這項新興但前景看好的技術，聯發科在台積電產能吃緊的困境中，獲得了關鍵的第二條封裝道路 。值得注意的是，這是一個針對特定專案的決定，而非全面性的轉移；聯發科仍持續與台積電合作，其旗艦級智慧型手機系統單晶片（SoC）依然採用台積電的製程 。然而，這仍然是截至目前為止，台積電先進封裝盔甲上出現的最大一道裂縫。

英特爾晶圓代工的重大勝利

對英特爾晶圓代工服務來說，這是一個分水嶺。贏得聯發科這個向來高度忠於台積電的強權客戶，是強而有力的外部驗證，證明了其 EMIB-T 技術不只是空談，而是一個能實際用於複雜 AI 加速器的量產選項。英特爾財務長 Dave Zinsner 近期曾表示，該公司在先進封裝方面即將談成數筆「每年營收貢獻可達數十億美元」的交易，而 EMIB-T 正是主要成長動能 。

這份承諾至關重要，因為它解決了英特爾晶圓代工業務中長期以來的弱點：缺乏備受矚目的第三方成功案例。隨著聯發科入列，EMIB-T 從一個技術上的新奇事物，轉變為一個可信賴的商業選項，這也讓其他超大規模雲端服務商和晶片設計業者更有信心將其供應鏈多元化，不再被台積電過度擁擠的 CoWoS 產能所束縛 。

EMIB-T vs. CoWoS：技術路線的分歧點

在英特爾的 EMIB-T 和台積電的 CoWoS 之間做選擇，是個根本性的架構決策，牽涉到成本、可擴展性與供電效能。其核心差異在於連接多個運算裸晶和 HBM 記憶體堆疊的方式。

台積電的 CoWoS（Chip-on-Wafer-on-Substrate） 使用一大片被動式矽中介層作為所有晶片放置的基礎。這個全尺寸中介層如同一個擁有數千個垂直連接點（矽穿孔，TSV）的超密集資料高速公路，能提供極高的傳輸頻寬，但成本也非常高昂 。這片中介層的尺寸受到微影光罩限制，限制了最大封裝尺寸，並可能在複雜度增加時對良率產生負面影響 。

英特爾的 EMIB-T（具備矽穿孔的嵌入式多晶片互連橋接） 則採取截然不同的途徑。它不是使用單片式的中介層，而是將微小的嵌入式局部矽橋直接埋入有機封裝基板中，僅在特定裸晶之間需要高速連結的精確位置上使用 。這省去了昂貴的全尺寸矽片，降低了材料成本，並能實現尺寸更大的封裝。EMIB-T 支援高達 120×180 毫米的巨型封裝，能夠整合超過 38 個橋接晶片和超過 12 個光罩尺寸的運算小晶片，因為其封裝不再受單一中介層的光罩尺寸所限 。

EMIB-T 相較於英特爾舊款 EMIB 的一個關鍵升級，就是在橋接晶片內部導入了矽穿孔（TSV）技術。舊款 EMIB 讓訊號繞過橋接晶片傳輸，而 EMIB-T 則讓訊號直接穿透橋接晶片，大幅改善了訊號完整性，並透過減少超過 30% 的電阻來強化供電效能，優於傳統的懸臂式供電路徑 。此技術也整合了高功率的金屬-絕緣層-金屬電容器，使其更適合 HBM4 等級記憶體嚴苛的供電需求 。

總結來說，CoWoS 透過統一但高成本的矽中介層來優先追求最大頻寬，而 EMIB-T 則提供了一種更具模組化、成本可能更低且大規模擴展性極強的架構，其代價則是生態系統成熟度和量產良率的不確定性。

時程表：從設計定案到量產

聯發科的投入伴隨著一個具體且積極的時程表。據該公司揭露，此專案預計在 2026 年第四季完成設計定案（tape-out），並在 2027 年第四季啟動量產 。此一時程與英特爾自家的路線圖一致，英特爾計畫於今年推行 EMIB-T 的全面生產晶圓廠布建，而更廣泛的 EMIB 技術預計將在 2026 年下半年開始為營收帶來顯著貢獻 。2026 年底的設計定案即為關鍵的設計凍結時刻，此後，邁向達成高產量製造良率的漫長且高風險之路才正要開始。

分析師的警告：郭明錤談良率差距

這份雄心勃勃的時程表之上，籠罩著一個重大的技術風險：良率。知名分析師郭明錤已成為一個重要的謹慎聲音，他警告，從技術驗證到量產的過渡將會異常艱難。

據揭露的資訊，英特爾 EMIB-T 製程在 Google 代號為 「Humufish」 的下一代張量處理器（TPU）專案上，其技術驗證良率約達 90%，該專案同樣以 2027 年下半年為目標 。儘管郭明錤認為，對一項仍在開發中的技術來說，達到 90% 的良率是個非常正面但合理的數據，但他也強調，這距離被認為是商業可行量產所需的 約 98% 良率目標，仍然 「差距顯著」 。

至關重要的是，郭明錤對「驗證良率」和「真正的量產良率」做出了明確區分，他指出，由於 Humufish 的部分產品規格尚未定案，這 90% 的數據反映的是有限度的驗證資料，而非可靠的量產預測 。他最尖銳的警告是，要將良率從 90% 提升到 98% 的難度，遠高於從專案起始階段到達成 90% 的過程 。這最後一哩路，正是設計、製程和材料間複雜交互作用形成一個極度艱難的最佳化地景之處。一份花旗銀行的研究報告也支持此保守觀點，指出由於台積電擁有成熟、主導地位的生態系統，在短期內幾乎感受不到來自英特爾的競爭壓力 。

隱晦不明的 Google 效應

為這整個故事增添複雜性的，是廣泛被報導，但尚未獲官方證實的聯發科與 Google 合作關係。供應鏈消息來源持續指出，聯發科正為某個大型資料中心客戶設計客製化 AI 特殊應用晶片（ASIC），包含一款張量處理器（TPU），外界普遍相信這個客戶就是 Google 。而英特爾 EMIB-T 的 90% 驗證良率，正是在 Google 代號為「Humufish」的下一代 TPU 上實現的 。

然而，聯發科已公開拒絕指名 Google 為其客戶，並拒絕評論是否會為 Google 的晶片採用 EMIB 技術 。這種模糊態度讓聯發科獨家採用 EMIB-T 的決定顯得更具份量：這暗示著，至少有一個主要客戶充分相信英特爾的封裝路線圖，並足以據此批准一個專案。根據報導，這項決定的確是在比較過 EMIB 的成本與產能優勢，與已被極度壓縮的 CoWoS 產能後所做出的務實選擇 。

立場的轉變，而非變節

獨家採用 EMIB-T 的決定，是一個戲劇性的策略轉向。就在 COMPUTEX 宣布此事的數天前，聯發科的公開立場還是一個中立的雙重來源供應商。其資深副總經理 Vince Hu 當時表示：「我們是少數能同時支援（台積電的）CoWoS 和（英特爾的）EMIB 的客製化晶片供應商之一。我們讓客戶自行選擇」。

從中立立場躍升為一項獨家、針對特定專案的承諾，標誌著一種信心，但也顯示了確保產能的急迫壓力。歸根結柢，這個決定似乎是務實的，而非與台積電的全面決裂。聯發科持續與台積電維持深厚關係，其下一代旗艦智慧型手機 SoC 仍在台積電的 N2P 製程上進行設計定案 。對聯發科來說，押注 EMIB-T 是一種雙軌策略，為的是確保其能在不受到單一供應商瓶頸限制的情況下，實踐其 AI 晶片的雄心壯志。即便這意味著，要承擔將一項全新封裝技術推向市場的巨大技術風險。