拆解 Panther Lake：Intel 18A、RibbonFET 與 PowerVia 揭示了什麼？

SemiAnalysis 拆解 Intel Core Ultra 7 365，深入觀察 18A 製程如何用在商用處理器上：運算晶粒採用 RibbonFET 全環繞閘極電晶體，並搭配 PowerVia 背面供電。不過，Panther Lake 並不是整顆晶片都以 18A 製造；產品成功導入這些技術，也不等於已證明 Intel 在製程上領先台積電或三星。12

拆解看見的 Intel 18A 技術

截面影像顯示，RibbonFET 由四層水平堆疊的矽奈米片構成，閘極環繞每一層通道。PowerVia 則透過專用的背面金屬供電網路與奈米矽穿孔（nano-TSV）傳送電力，讓原本必須用於供電的正面布線資源得以釋出。34

這些設計是重要的整合成果，但並非沒有取捨。拆解分析指出，相關結構也會帶來額外電容、熱阻與製程複雜度。截面能說明 Intel 如何打造元件，卻無法單憑結構證明成品在效能或溫度上優於競爭對手。4

Panther Lake 是多種製程的組合

Panther Lake 透過 Intel Foveros-S 封裝，將三個運作中的晶粒——運算、繪圖與 I/O——整合在一個無源基底晶粒上。運算晶粒採用 Intel 18A。繪圖晶粒則依配置而異：較小的 GT1 使用 Intel 3，較大的 GT2 使用台積電 N3E；I/O 晶粒採用台積電 N6。12

這種分工是理解 Panther Lake 的關鍵：它展示的是 18A 用於運算晶粒，而非整個封裝內的所有晶粒。運算晶粒包含 CPU 核心、NPU、媒體引擎與記憶體側快取；繪圖與 I/O 則維持獨立晶粒。34

18A 的邏輯密度如何比較？

SemiAnalysis 測量 Panther Lake 的 18A 運算邏輯，以及封裝內台積電 N3E 繪圖邏輯後，發現兩者的邏輯密度相近。其比較也顯示，18A 並未在報告中的峰值密度上領先台積電 N3P、台積電 N2 或三星 SF2。這些測量針對特定邏輯區域，不能視為對各製程節點所有特性或產品的完整排名。2

RibbonFET 與三星 MBCFET：結構差異不等於散熱勝負

Intel 的 RibbonFET 與三星的 MBCFET 都是採用奈米片的全環繞閘極電晶體。拆解分析說明了 Intel 四層奈米片的結構，以及它與背面供電的整合方式；並將其與三星 SF2 的正面供電配置，以及不同的接點和互連材料作比較。34

這些差異反映兩家公司採取了不同的整合方式，但單看結構無法判定哪款晶片較涼或效能較好。分析提到的熱阻是製程設計上的取捨，不是 Intel 與三星量產成品之間的直接散熱比較。4

製造進展透露了什麼，又不能證明什麼？

Intel 與 ASML 表示，透過 High-NA EUV 處理的晶圓已超過一百萬片；這個累計數字涵蓋設備認證、研發與生產。High-NA EUV 已用於部分 Panther Lake 處理器的特定層。這代表設備應用經驗正在累積，但不表示已有一百萬片完成的 Panther Lake 晶圓，也不表示所有晶圓都以 High-NA EUV 曝光。19

另有報導指出，ASML EXE:5200B 在一種模式下每小時可處理 175 片晶圓；若需要拼接曝光，速度則約為每小時 125 片。這呈現了拼接曝光的產能取捨，但不能單憑這個數字推算 Intel 整體製造成本或產量。22

一項分析師估算認為，18A 良率約為 80%；但其測量基準未公開，Intel 也未公布絕對良率。因此，這項估算不能代表所有 18A 產線的良率，也不足以證明 Intel 已與競爭對手達到成本相當。24

Wildcat Lake 則展現另一種設計取捨：據報導，其運算晶粒比 Panther Lake 小 38%，並以有機多晶粒封裝取代 Foveros。這讓相關技術延伸到不同產品設計，但晶粒縮小本身，以及 Panther Lake 的拆解結果，都無法證明 Intel 已在密度、製造經濟效益或高階繪圖晶片製造方面超越競爭對手。5

重點整理

Panther Lake 提供了具體證據：Intel 已在商用處理器中整合 RibbonFET 與 PowerVia，並將 18A 運算晶粒與其他製程的晶粒組合在同一封裝內。另一個同樣明確的限制是，拆解測得的 18A 邏輯密度與 N3E 相近，而非領先所有競爭製程。High-NA EUV 的使用經驗與外界良率估算顯示製造工作有所進展，但目前數據仍未解答良率適用範圍、設備產能與整體競爭力等問題。2192224