三星正試圖用一條「垂直道路」破解 AI 系統的記憶體瓶頸。

在 2026 年 9 月 1 日於台北舉行、隸屬 SEMICON Taiwan 2026 的 Memory Executive Summit 上，三星公布名為 CUBE 的下一代記憶體技術策略。CUBE 代表 Capacity（容量）、Utilization（利用率）、Bandwidth（頻寬）與 Efficiency（效率），核心思路是：記憶體不應只是平面封裝上排列的一組晶片，而應與邏輯運算單元共同構成立體系統。24

不過，這次公布的內容主要是發展方向、產品目標與概念架構，並不是一份完整的出貨規格表。當中較接近產品路線的是 HBM5；zHBM 與 zNAND-O 則仍帶有更強的概念性質。

CUBE 的四個核心方向

容量：向上擴充，不再只向外佔用空間

三星希望在不增加印刷電路板（PCB）面積的前提下，透過垂直堆疊擴大記憶體容量。對 AI 系統而言，這項方向相當重要：AI 加速器需要存取更大的記憶體池，但電路板面積、封裝尺寸與供電能力都有限。249

利用率：不只是堆更多層

CUBE 的「利用率」並非單純增加記憶體晶粒數量。三星表示，未來還要重新最佳化邏輯與記憶體的相對位置及工作關係，減少資料在不必要的路徑上傳輸或等待，讓每一層結構都能發揮更高效益。449

頻寬：以垂直連結取代較長的水平路徑

傳統 HBM 通常配置在 AI 加速器旁邊，透過先進封裝或中介層連接。CUBE 則希望縮短處理邏輯與記憶體之間的距離，讓資料透過更密集的垂直連結傳輸。zHBM 正是這項構想的具體例子。812

效率：降低資料搬移的能源與散熱代價

資料搬移本身會消耗電力，而 AI 封裝越來越密集，也會產生更高熱量。因此，三星把頻寬、功耗與熱阻視為彼此相連的設計問題，而不是互不相關的單獨規格。551

HBM5：目標明確，但「效能翻倍」仍未定義

三星正在開發 HBM4E 後續世代 HBM5，公布的目標包括：

• 效能達到 HBM4E 的 2 倍
• 每瓦效能提升 20%
• 熱阻降低 20%126

相關報導還提到，HBM5 規劃採用 1c 級 DRAM 製程、三星自有的 2nm 基底晶粒（base die），以及用於改善堆疊散熱的 Heat Path Block。37

但上述數字應理解為開發目標，而不是已經由獨立測試證實的產品成果。三星尚未公布 HBM5 的絕對頻寬、最終容量、確定堆疊高度，也沒有說明「效能 2 倍」究竟是指哪一項指標。7

這個「效能」可能是介面速度、單一堆疊的吞吐量，或更廣義的系統能力；目前公開資料不足以作出判斷。因此，不能直接把 2 倍換算成某個可靠的 HBM5 TB/s 數字。若要與任何 HBM4E 示範產品比較，也必須採用相同的效能定義、堆疊配置與測試條件。

換句話說，三星已經公布了方向和相對目標，但距離可驗證、可量產的 HBM5 規格，仍有一段距離。

zHBM：把記憶體直接放到 AI 加速器上方

CUBE 中更具顛覆性的部分是 zHBM。

在傳統設計裡，HBM 通常位於 GPU、CPU 或其他 AI 加速器旁側，並透過先進封裝或中介層連接。zHBM 則計畫把記憶體直接堆疊在處理器上方，形成垂直的「記憶體＋邏輯」結構。81217

三星提出的方案會使用晶圓級整合與 混合銅鍵合（hybrid copper bonding）。銅對銅的直接連接可形成更短、更密集的訊號路徑，理論上有助於提高頻寬，同時降低資料搬移所需的能源。17

三星公布的主要目標包括：相較參考 HBM 設計，zHBM 最高可達 8 倍效能、最高 3 倍每瓦效能，並大幅降低熱阻。1618

為何有些報導寫 4 倍，有些則寫 8 倍？

zHBM 的倍數說法之所以不完全一致，關鍵在於比較基準並不統一。

三星較清楚的公開說法是：採用 zHBM 的下一代介面系統，效能約可達 HBM5 的 8 倍。1822但部分報導則以 HBM4E 為基準，或以 4 至 8 倍的範圍描述。11352

這種差異可能源自不同 HBM 世代、不同「效能」定義，或是介面效能與完整記憶體堆疊效能之間的區別。由於三星尚未公開足夠的絕對數據，目前無法把這些說法完全對齊。

較穩妥的結論是：zHBM 代表一種更短、更密集的記憶體介面架構；它不是已經在量產 AI 系統中驗證完成的 4 倍或 8 倍效能提升。

zHBM 何時量產？目前沒有確定答案

三星目前將 zHBM 呈現為概念架構，現有報導並未提供三星確認的量產時程。1323

因此，外界若預測 zHBM 會在某個特定年份商業化，應視為產業推測，而非三星已承諾的產品時程。這項區分十分重要，因為把記憶體直接放到高功耗加速器上方，會同步帶來散熱、製造、測試與可靠度等問題。

zNAND-O：解決另一種 AI 記憶體需求

zNAND-O 與伺服器用 HBM 是不同方向。它是以 NAND 為基礎的垂直整合方案，主要面向裝置端 AI 及其他需要高儲存密度、但又希望比傳統 NAND 更快存取的應用。4613

相關報導指出，zNAND-O 的目標是提供遠高於 DRAM 的位元密度，同時相較一般 NAND 改善讀取頻寬與功耗效率。4613

部分報導提到 2028 年開始提供客戶樣品，但現有資料對該時程的描述並不完全一致。因此，2028 年應視為報導中的規劃，而不是已獲保證的上市日期。131416

三星 DRAM 市占第一，不代表 HBM 已全面領先

三星公布 CUBE 路線圖時，整體 DRAM 市場仍是其重要優勢。Counterpoint Research 數據顯示，三星在 2026 年第二季占全球 DRAM 營收 39%，領先 SK hynix 的 26% 與 Micron 的 25%。33

但整體 DRAM 營收市占，不能直接等同於每一代 HBM 或 3D 記憶體封裝的技術領先。DRAM 市場還包括許多並非供 AI 加速器使用的產品，因此這項數據無法證明三星已在 HBM5、zHBM 或混合鍵合記憶體上取得領先。

真正的競爭問題是：哪家公司能把具吸引力的架構，轉化為穩定、可大量生產，而且客戶能順利整合到 AI 系統中的封裝。對手的高容量 HBM4E 與其他散熱方案，也正針對同一個核心瓶頸競爭：如何在堆疊越來越高、功耗越來越大的情況下，把熱有效帶走。

決定 CUBE 成敗的工程關卡

散熱管理

把記憶體直接堆在高功耗加速器上方，可以縮短電氣傳輸路徑，卻也可能讓記憶體處在更艱難的熱環境。真正值得觀察的，不只是標稱熱阻降低多少，還包括長時間工作溫度、垂直溫差、熱點控制、冷卻系統相容性，以及實際 AI 工作負載下的可靠度。

混合銅鍵合良率

zHBM 需要極高精度的晶圓對位，以及乾淨、平坦的鍵合表面。當鍵合面積與連接密度增加，單一缺陷的影響也會更大。製造商必須建立有效的良品晶粒篩選、製程控制，以及處理瑕疵或部分瑕疵組件的方法。

測試與長期可靠度

垂直封裝在鍵合後仍須進行完整測試，並找出潛在的互連缺陷。同時，製程還要控制翹曲、機械應力、電遷移，以及反覆熱循環造成的影響。這些要求都可能直接反映在良率與成本上。

堆疊高度與封裝整合

增加層數可以提升容量，但也會讓散熱、供電與機械可靠度變得更複雜。最終方案可能取決於加速器功耗、客戶封裝與冷卻系統、所需容量，以及整個製造生態系的配合程度。

結論：CUBE 的關鍵不是倍數，而是能否量產

CUBE 是三星試圖以垂直整合，而不只是更快 DRAM，來搶占 AI 記憶體下一階段的策略。

較接近近期產品路線的 HBM5，目標是達到 HBM4E 2 倍效能、20% 更高的每瓦效能，以及 20% 更低的熱阻；更長期的 zHBM，則希望透過混合銅鍵合，把記憶體直接放到 AI 加速器上方，縮短資料傳輸路徑。

這份藍圖的技術意義不小，但最大的數字目前仍是定義不完整的目標。三星最後能否在 AI 記憶體競賽中重新建立優勢，取決於它能否同時解決散熱表現、鍵合良率、測試覆蓋、長期可靠度，以及客戶端封裝整合等現實問題。對 CUBE 而言，真正的考試不是簡報能否寫上 2 倍或 8 倍，而是這些數字能否在高量產、長時間運作的 AI 系統中成立。

三星正試圖用一條「垂直道路」破解 AI 系統的記憶體瓶頸。

在 2026 年 9 月 1 日於台北舉行、隸屬 SEMICON Taiwan 2026 的 Memory Executive Summit 上，三星公布名為 CUBE 的下一代記憶體技術策略。CUBE 代表 Capacity（容量）、Utilization（利用率）、Bandwidth（頻寬）與 Efficiency（效率），核心思路是：記憶體不應只是平面封裝上排列的一組晶片，而應與邏輯運算單元共同構成立體系統。24

不過，這次公布的內容主要是發展方向、產品目標與概念架構，並不是一份完整的出貨規格表。當中較接近產品路線的是 HBM5；zHBM 與 zNAND-O 則仍帶有更強的概念性質。

CUBE 的四個核心方向

容量：向上擴充，不再只向外佔用空間

三星希望在不增加印刷電路板（PCB）面積的前提下，透過垂直堆疊擴大記憶體容量。對 AI 系統而言，這項方向相當重要：AI 加速器需要存取更大的記憶體池，但電路板面積、封裝尺寸與供電能力都有限。249

利用率：不只是堆更多層

CUBE 的「利用率」並非單純增加記憶體晶粒數量。三星表示，未來還要重新最佳化邏輯與記憶體的相對位置及工作關係，減少資料在不必要的路徑上傳輸或等待，讓每一層結構都能發揮更高效益。449

頻寬：以垂直連結取代較長的水平路徑

傳統 HBM 通常配置在 AI 加速器旁邊，透過先進封裝或中介層連接。CUBE 則希望縮短處理邏輯與記憶體之間的距離，讓資料透過更密集的垂直連結傳輸。zHBM 正是這項構想的具體例子。812

效率：降低資料搬移的能源與散熱代價

資料搬移本身會消耗電力，而 AI 封裝越來越密集，也會產生更高熱量。因此，三星把頻寬、功耗與熱阻視為彼此相連的設計問題，而不是互不相關的單獨規格。551

HBM5：目標明確，但「效能翻倍」仍未定義

三星正在開發 HBM4E 後續世代 HBM5，公布的目標包括：

• 效能達到 HBM4E 的 2 倍
• 每瓦效能提升 20%
• 熱阻降低 20%126

相關報導還提到，HBM5 規劃採用 1c 級 DRAM 製程、三星自有的 2nm 基底晶粒（base die），以及用於改善堆疊散熱的 Heat Path Block。37

但上述數字應理解為開發目標，而不是已經由獨立測試證實的產品成果。三星尚未公布 HBM5 的絕對頻寬、最終容量、確定堆疊高度，也沒有說明「效能 2 倍」究竟是指哪一項指標。7

這個「效能」可能是介面速度、單一堆疊的吞吐量，或更廣義的系統能力；目前公開資料不足以作出判斷。因此，不能直接把 2 倍換算成某個可靠的 HBM5 TB/s 數字。若要與任何 HBM4E 示範產品比較，也必須採用相同的效能定義、堆疊配置與測試條件。

換句話說，三星已經公布了方向和相對目標，但距離可驗證、可量產的 HBM5 規格，仍有一段距離。

zHBM：把記憶體直接放到 AI 加速器上方

CUBE 中更具顛覆性的部分是 zHBM。

在傳統設計裡，HBM 通常位於 GPU、CPU 或其他 AI 加速器旁側，並透過先進封裝或中介層連接。zHBM 則計畫把記憶體直接堆疊在處理器上方，形成垂直的「記憶體＋邏輯」結構。81217

三星提出的方案會使用晶圓級整合與 混合銅鍵合（hybrid copper bonding）。銅對銅的直接連接可形成更短、更密集的訊號路徑，理論上有助於提高頻寬，同時降低資料搬移所需的能源。17

三星公布的主要目標包括：相較參考 HBM 設計，zHBM 最高可達 8 倍效能、最高 3 倍每瓦效能，並大幅降低熱阻。1618

為何有些報導寫 4 倍，有些則寫 8 倍？

zHBM 的倍數說法之所以不完全一致，關鍵在於比較基準並不統一。

三星較清楚的公開說法是：採用 zHBM 的下一代介面系統，效能約可達 HBM5 的 8 倍。1822但部分報導則以 HBM4E 為基準，或以 4 至 8 倍的範圍描述。11352

這種差異可能源自不同 HBM 世代、不同「效能」定義，或是介面效能與完整記憶體堆疊效能之間的區別。由於三星尚未公開足夠的絕對數據，目前無法把這些說法完全對齊。

較穩妥的結論是：zHBM 代表一種更短、更密集的記憶體介面架構；它不是已經在量產 AI 系統中驗證完成的 4 倍或 8 倍效能提升。

zHBM 何時量產？目前沒有確定答案

三星目前將 zHBM 呈現為概念架構，現有報導並未提供三星確認的量產時程。1323

因此，外界若預測 zHBM 會在某個特定年份商業化，應視為產業推測，而非三星已承諾的產品時程。這項區分十分重要，因為把記憶體直接放到高功耗加速器上方，會同步帶來散熱、製造、測試與可靠度等問題。

zNAND-O：解決另一種 AI 記憶體需求

zNAND-O 與伺服器用 HBM 是不同方向。它是以 NAND 為基礎的垂直整合方案，主要面向裝置端 AI 及其他需要高儲存密度、但又希望比傳統 NAND 更快存取的應用。4613

相關報導指出，zNAND-O 的目標是提供遠高於 DRAM 的位元密度，同時相較一般 NAND 改善讀取頻寬與功耗效率。4613

部分報導提到 2028 年開始提供客戶樣品，但現有資料對該時程的描述並不完全一致。因此，2028 年應視為報導中的規劃，而不是已獲保證的上市日期。131416

三星 DRAM 市占第一，不代表 HBM 已全面領先

三星公布 CUBE 路線圖時，整體 DRAM 市場仍是其重要優勢。Counterpoint Research 數據顯示，三星在 2026 年第二季占全球 DRAM 營收 39%，領先 SK hynix 的 26% 與 Micron 的 25%。33

但整體 DRAM 營收市占，不能直接等同於每一代 HBM 或 3D 記憶體封裝的技術領先。DRAM 市場還包括許多並非供 AI 加速器使用的產品，因此這項數據無法證明三星已在 HBM5、zHBM 或混合鍵合記憶體上取得領先。

真正的競爭問題是：哪家公司能把具吸引力的架構，轉化為穩定、可大量生產，而且客戶能順利整合到 AI 系統中的封裝。對手的高容量 HBM4E 與其他散熱方案，也正針對同一個核心瓶頸競爭：如何在堆疊越來越高、功耗越來越大的情況下，把熱有效帶走。

決定 CUBE 成敗的工程關卡

散熱管理

把記憶體直接堆在高功耗加速器上方，可以縮短電氣傳輸路徑，卻也可能讓記憶體處在更艱難的熱環境。真正值得觀察的，不只是標稱熱阻降低多少，還包括長時間工作溫度、垂直溫差、熱點控制、冷卻系統相容性，以及實際 AI 工作負載下的可靠度。

混合銅鍵合良率

zHBM 需要極高精度的晶圓對位，以及乾淨、平坦的鍵合表面。當鍵合面積與連接密度增加，單一缺陷的影響也會更大。製造商必須建立有效的良品晶粒篩選、製程控制，以及處理瑕疵或部分瑕疵組件的方法。

測試與長期可靠度

垂直封裝在鍵合後仍須進行完整測試，並找出潛在的互連缺陷。同時，製程還要控制翹曲、機械應力、電遷移，以及反覆熱循環造成的影響。這些要求都可能直接反映在良率與成本上。

堆疊高度與封裝整合

增加層數可以提升容量，但也會讓散熱、供電與機械可靠度變得更複雜。最終方案可能取決於加速器功耗、客戶封裝與冷卻系統、所需容量，以及整個製造生態系的配合程度。

結論：CUBE 的關鍵不是倍數，而是能否量產

CUBE 是三星試圖以垂直整合，而不只是更快 DRAM，來搶占 AI 記憶體下一階段的策略。

較接近近期產品路線的 HBM5，目標是達到 HBM4E 2 倍效能、20% 更高的每瓦效能，以及 20% 更低的熱阻；更長期的 zHBM，則希望透過混合銅鍵合，把記憶體直接放到 AI 加速器上方，縮短資料傳輸路徑。

這份藍圖的技術意義不小，但最大的數字目前仍是定義不完整的目標。三星最後能否在 AI 記憶體競賽中重新建立優勢，取決於它能否同時解決散熱表現、鍵合良率、測試覆蓋、長期可靠度，以及客戶端封裝整合等現實問題。對 CUBE 而言，真正的考試不是簡報能否寫上 2 倍或 8 倍，而是這些數字能否在高量產、長時間運作的 AI 系統中成立。