華為在 2026 年 Huawei Connect 的核心論點很明確：AI 基礎設施的瓶頸，愈來愈不只取決於處理器本身，而在於處理器之間的資料傳遞與資源協作效率。為此，華為將「靈衢 UnifiedBus」定位為 Agentic SuperPoD（可理解為面向 AI Agent 工作負載的超節點）及 SuperPoD／叢集共架構的統一互連與記憶體底座；其路線圖從單一機櫃一路延伸到未來百萬 NPU 的 SuperCluster。17

不過，這也是閱讀所有數字時最重要的前提：下述頻寬、延遲、規模與效能，均屬華為規格、目標或大會宣稱。目前引用資料並未提供在完整 SuperPoD 或跨叢集滿載規模下的獨立端到端實測結果。167

華為要解的問題：算力不能一直等資料

華為認為，傳統 AI 叢集擴大後，運算資源容易因通訊與資料搬移而閒置。該公司以 10 萬 NPU 叢集為例，稱其有效模型算力利用率約只有 20%；同時，大模型訓練面臨記憶體容量限制，Agent 工作負載又會帶來動態變化的 CPU／NPU 需求，以及龐大的 KV Cache 與儲存需求。1

華為提出的解法，不是把伺服器與網路當成各自獨立的層次，而是將運算、記憶體、儲存和網路緊密整合。依其設想，SuperPoD 不只是透過傳統網路串起的一批伺服器；UnifiedBus 才是各類系統資源共同協作的基礎骨幹。17

統一協定與記憶體語意：讓資源更像同一台電腦

華為表示，UnifiedBus 將超過 10 種互連協定整合到共同的協定與記憶體語意模型，並在 SuperPoD 內提供統一的全域記憶體定址。依華為說法，這可把互連頻寬由約 100 GB/s 等級推升至 TB/s 等級，往返延遲則由約 7 微秒降至 2 微秒。1

此架構的目標，是直接連接 CPU、NPU、記憶體與 SSD，讓元件能進行對等存取，而非完全依賴由主機集中轉送的資料路徑。華為也將它視為更彈性混用 CPU 與 NPU 資源的方法。119

針對資料密集型 AI 工作負載，華為提出用於 activation cache 的混合媒體儲存池；依其說法，DDR 可作為 NPU 記憶體的替代層級，藉此降低搜尋、推薦與廣告工作負載的延遲，並減少超大型模型訓練所需的每顆 NPU HBM 容量。系統也支援分層式 Transformer 加速，以及 Attention 與 FFN 拆分部署，華為稱為 AF-separated deployment。1

從機櫃到跨叢集：光互連是擴展關鍵

華為將產品分為機櫃內、機櫃間與跨叢集三個互連層級，並稱這套產品線可從單一機櫃彈性延伸至百萬 NPU 叢集。7

• 機櫃內：UnifiedBus LinkBlade：這是一種免纜線元件，目標是降低電路損耗。華為稱，在 4,096 NPU 的 SuperPoD 中，這種作法可省去約 196 公里的銅纜。1
• 機櫃間：UnifiedBus LinkDevice：華為規格為 176 個埠、每埠 1.6 Tbit/s，合計 280 Tbit/s 的全光互連能力，並宣稱往返延遲最低可達 2 微秒。1
• 跨叢集：Xinghe UBG：作為 UnifiedBus 的閘道器或交換層，負責把擴展範圍推到單一 SuperPoD 之外。1

光學元件是這項策略的核心。華為推出採用近封裝光學（NPO）的 Atlas 960E SuperPoD，並稱其為業界首款 NPO 型 SuperPoD。1612

Agentic SuperPoD 的四個主要角色

華為描述的 Agentic SuperPoD，整合了運算、加速、上下文儲存與叢集互連等層次：

• 鯤鵬 950（Kunpeng 950）：負責統一系統中的 CPU 端與通用運算工作。1
• 昇騰 960（Ascend 960）：UnifiedBus 產品組合中的下一代 AI 加速器。華為稱其效能為既有產品的兩倍；相關報導指，訓練用 960DT 預計於 2027 年第一季推出，推論用 960PR 則預計於 2027 年第三季推出。34
• OceanStor M900：記憶體上下文儲存元件，用來保留並提供 Agent 與模型所需的上下文資料。1
• Xinghe UBG：叢集級的交換或閘道層，支援互連架構跨 SuperPoD 擴展。1

這些元件屬於華為更廣泛、以 UnifiedBus 為導向的 11 款晶片產品組合，涵蓋運算、互連、儲存與管理功能。15

Atlas 650E：先看 16 NPU 的實際組態

較小部署規模的 Atlas 650E，同樣展示了這套互連思路。華為表示，每台伺服器配置 8 顆昇騰 950DT NPU，兩台伺服器可藉由 UnifiedBus Link 2.0 組成 16 NPU 全互連架構；在這個雙機設計中不需要交換器。1718

華為列出的規格包括：每台伺服器最高 12.4 PFLOPS（mxFP4）、最高 4.0 TB/s 片上記憶體讀寫頻寬；在雙機情境下，NPU 聚合互連頻寬可達 13.4 TB/s。這些數字屬原廠規格，實際工作負載表現仍會取決於軟體、模型架構、精度、通訊模式與系統配置。1718

真正要觀察的是量產規模下的效率

靈衢 UnifiedBus 可視為華為嘗試把互連、記憶體模型、儲存分層與光學網路，收斂為同一個 AI 系統設計問題。它的野心是讓分散資源更接近「一台電腦」的運作方式，再從機櫃推展至 SuperPoD，最終擴大到百萬 NPU SuperCluster。723

接下來的重點不在於路線圖是否宏大，而是量產系統能否在大規模環境下，交出所宣稱的延遲、吞吐量、資源池化能力、可靠性，以及可用的模型訓練效率。華為的發表確立了其架構與目標；但實際成果仍有賴獨立量測驗證。167

華為在 2026 年 Huawei Connect 的核心論點很明確：AI 基礎設施的瓶頸，愈來愈不只取決於處理器本身，而在於處理器之間的資料傳遞與資源協作效率。為此，華為將「靈衢 UnifiedBus」定位為 Agentic SuperPoD（可理解為面向 AI Agent 工作負載的超節點）及 SuperPoD／叢集共架構的統一互連與記憶體底座；其路線圖從單一機櫃一路延伸到未來百萬 NPU 的 SuperCluster。17

不過，這也是閱讀所有數字時最重要的前提：下述頻寬、延遲、規模與效能，均屬華為規格、目標或大會宣稱。目前引用資料並未提供在完整 SuperPoD 或跨叢集滿載規模下的獨立端到端實測結果。167

華為要解的問題：算力不能一直等資料

華為認為，傳統 AI 叢集擴大後，運算資源容易因通訊與資料搬移而閒置。該公司以 10 萬 NPU 叢集為例，稱其有效模型算力利用率約只有 20%；同時，大模型訓練面臨記憶體容量限制，Agent 工作負載又會帶來動態變化的 CPU／NPU 需求，以及龐大的 KV Cache 與儲存需求。1

華為提出的解法，不是把伺服器與網路當成各自獨立的層次，而是將運算、記憶體、儲存和網路緊密整合。依其設想，SuperPoD 不只是透過傳統網路串起的一批伺服器；UnifiedBus 才是各類系統資源共同協作的基礎骨幹。17

統一協定與記憶體語意：讓資源更像同一台電腦

華為表示，UnifiedBus 將超過 10 種互連協定整合到共同的協定與記憶體語意模型，並在 SuperPoD 內提供統一的全域記憶體定址。依華為說法，這可把互連頻寬由約 100 GB/s 等級推升至 TB/s 等級，往返延遲則由約 7 微秒降至 2 微秒。1

此架構的目標，是直接連接 CPU、NPU、記憶體與 SSD，讓元件能進行對等存取，而非完全依賴由主機集中轉送的資料路徑。華為也將它視為更彈性混用 CPU 與 NPU 資源的方法。119

針對資料密集型 AI 工作負載，華為提出用於 activation cache 的混合媒體儲存池；依其說法，DDR 可作為 NPU 記憶體的替代層級，藉此降低搜尋、推薦與廣告工作負載的延遲，並減少超大型模型訓練所需的每顆 NPU HBM 容量。系統也支援分層式 Transformer 加速，以及 Attention 與 FFN 拆分部署，華為稱為 AF-separated deployment。1

從機櫃到跨叢集：光互連是擴展關鍵

華為將產品分為機櫃內、機櫃間與跨叢集三個互連層級，並稱這套產品線可從單一機櫃彈性延伸至百萬 NPU 叢集。7

• 機櫃內：UnifiedBus LinkBlade：這是一種免纜線元件，目標是降低電路損耗。華為稱，在 4,096 NPU 的 SuperPoD 中，這種作法可省去約 196 公里的銅纜。1
• 機櫃間：UnifiedBus LinkDevice：華為規格為 176 個埠、每埠 1.6 Tbit/s，合計 280 Tbit/s 的全光互連能力，並宣稱往返延遲最低可達 2 微秒。1
• 跨叢集：Xinghe UBG：作為 UnifiedBus 的閘道器或交換層，負責把擴展範圍推到單一 SuperPoD 之外。1

光學元件是這項策略的核心。華為推出採用近封裝光學（NPO）的 Atlas 960E SuperPoD，並稱其為業界首款 NPO 型 SuperPoD。1612

Agentic SuperPoD 的四個主要角色

華為描述的 Agentic SuperPoD，整合了運算、加速、上下文儲存與叢集互連等層次：

• 鯤鵬 950（Kunpeng 950）：負責統一系統中的 CPU 端與通用運算工作。1
• 昇騰 960（Ascend 960）：UnifiedBus 產品組合中的下一代 AI 加速器。華為稱其效能為既有產品的兩倍；相關報導指，訓練用 960DT 預計於 2027 年第一季推出，推論用 960PR 則預計於 2027 年第三季推出。34
• OceanStor M900：記憶體上下文儲存元件，用來保留並提供 Agent 與模型所需的上下文資料。1
• Xinghe UBG：叢集級的交換或閘道層，支援互連架構跨 SuperPoD 擴展。1

這些元件屬於華為更廣泛、以 UnifiedBus 為導向的 11 款晶片產品組合，涵蓋運算、互連、儲存與管理功能。15

Atlas 650E：先看 16 NPU 的實際組態

較小部署規模的 Atlas 650E，同樣展示了這套互連思路。華為表示，每台伺服器配置 8 顆昇騰 950DT NPU，兩台伺服器可藉由 UnifiedBus Link 2.0 組成 16 NPU 全互連架構；在這個雙機設計中不需要交換器。1718

華為列出的規格包括：每台伺服器最高 12.4 PFLOPS（mxFP4）、最高 4.0 TB/s 片上記憶體讀寫頻寬；在雙機情境下，NPU 聚合互連頻寬可達 13.4 TB/s。這些數字屬原廠規格，實際工作負載表現仍會取決於軟體、模型架構、精度、通訊模式與系統配置。1718

真正要觀察的是量產規模下的效率

靈衢 UnifiedBus 可視為華為嘗試把互連、記憶體模型、儲存分層與光學網路，收斂為同一個 AI 系統設計問題。它的野心是讓分散資源更接近「一台電腦」的運作方式，再從機櫃推展至 SuperPoD，最終擴大到百萬 NPU SuperCluster。723

接下來的重點不在於路線圖是否宏大，而是量產系統能否在大規模環境下，交出所宣稱的延遲、吞吐量、資源池化能力、可靠性，以及可用的模型訓練效率。華為的發表確立了其架構與目標；但實際成果仍有賴獨立量測驗證。167