華為 Tau（τ）縮放定律：晶片發展不只靠更小電晶體

華為在 2026 年 5 月 25 日於上海舉行的 IEEE 電路與系統國際研討會（ISCAS）上，提出公司稱為 Tau（τ）縮放定律的新半導體發展框架。華為半導體業務負責人何庭波在題為〈New Semiconductor Path in Practice〉的主題演講中表示，未來晶片的進步不應只看電晶體能縮小到多小，也應關注訊號與工作負載在電子系統中傳遞、執行所需的時間。23

Tau 縮放比較像是一套設計方法與衡量方向，而不是新的製程技術。華為將它與 LogicFolding、軟硬體協同設計，以及晶片間和系統級互連技術連結，試圖在傳統幾何縮放日益艱難之際，繼續提升效能、能源效率與有效電晶體密度。12

Tau 縮放改變了什麼？

傳統的幾何縮放，主要以縮小電晶體尺寸、提高單位面積電晶體數量來衡量進步。華為提出的 τ 縮放，則把訊號傳播延遲與整體執行時間，放到更核心的位置。公司認為，只要能在整個技術堆疊中降低這些延遲，即使電晶體縮小速度放緩，系統仍可能獲得性能提升。235

這並不代表電晶體尺寸變得無關緊要，而是把「晶片變快」的問題看得更廣：除了元件大小，也要同步處理電阻、電容、佈線、架構，以及資料搬移等因素，因為它們共同決定系統完成有用工作的速度。

華為所描述的四層協同最佳化

華為將這套方法分成元件、電路、晶片和系統四個層級，並主張跨層協同設計。

1. 元件層級：降低電阻與寄生電容

在元件與互連層級，目標是降低電阻和寄生電容。這些電氣特性會影響訊號延遲與能源消耗，因此改善相關特性，有助於縮短電晶體及其連線的時間常數。2

2. 電路層級：縮短關鍵路徑

在電路層級，華為提出縮短關鍵路徑上的佈線距離，並降低電阻性與電容性負載，讓訊號更快通過邏輯電路，同時減少每次運算所需的能源。LogicFolding 被列為支援這一層策略的核心技術之一。25

3. 晶片層級：讓軟體、架構與矽晶片共同設計

Tau 縮放並不只著眼於單一電路的改良。到了晶片層級，華為主張應按照實際工作負載，將軟體、處理器架構與矽晶片一併設計。換言之，設計重點不只是堆高電晶體數量，也包括最佳化指令流、資料流與平行執行效率。2

4. 系統層級：把通訊延遲納入「縮放」

在系統層級，華為把 τ 縮放與 UnifiedBus 互連技術，以及「叢集＋SuperPoD」架構相連。華為表示，UnifiedBus 可用於大型人工智慧訓練與推論系統，以高頻寬、低延遲和統一記憶體定址連接處理器，讓整套基礎設施更接近單一邏輯電腦。17

不過，這些屬於華為提出的架構目標與公司說法，尚不是經獨立確認的業界標準。它與 Tau 縮放的關係在於：晶片與伺服器之間的通訊，也會直接影響整個系統的實際效能。即使單顆電晶體沒有大幅縮小，降低互連延遲仍可能加快完整系統的運算流程。

華為公布了哪些應用與成果？

華為表示，Tau 縮放已應用於智慧型手機與人工智慧運算產品，並在過去六年設計及量產了 381 款採用這套方法的晶片。這項數字來自華為自身公布的資料。2

公司也表示，預計於 2026 年秋季推出的麒麟（Kirin）手機晶片，將是首批完整採用 LogicFolding 架構的產品。257

至於長期目標，華為預計在 2031 年前，讓採用這套框架設計的高階晶片，達到相當於 14 Å、也就是 1.4 奈米製程的電晶體密度。251231

這裡的關鍵是「相當於」：它是電晶體密度等效目標，不代表華為已經實際量產、且經獨立驗證的 1.4 奈米製程。製程節點名稱與實際密度、效能及功耗之間，也不能直接畫上等號。

Tau 縮放會取代摩爾定律嗎？

目前還不能這樣說。

華為把 τ 縮放定位為傳統幾何縮放的接續方向或替代思路，原因在於電晶體持續微縮正面臨更高的物理與經濟成本。但一套方法被稱為「定律」，並不代表它已成為普遍接受的物理定律；目前公開報導也沒有獨立驗證華為所預測的全部效能、能源效率或密度提升。

降低電阻、電容、佈線延遲、資料搬移成本與系統通訊開銷，本身都是業界熟悉的工程最佳化方向。華為較具特色的主張，是要把這些方法整合起來，並在元件、電路、晶片乃至完整運算系統等不同層級，建立一套以時間為核心的縮放框架。1219

為什麼這項宣示值得注意？

這項提案反映先進運算的一個大方向：當最尖端製程的改善速度放緩，效能越來越取決於架構、先進封裝、記憶體搬移、互連，以及針對特定工作負載打造的軟體。

因此，Tau 縮放與其說是在宣告「幾何尺寸已經不重要」，不如說是在主張，完成一次運算需要多少時間，應與電晶體尺寸同樣成為衡量晶片進步的重要指標。

何庭波也呼籲科學家、工程師與產業夥伴保持開放並加強合作，認為半導體的長期發展並非單一公司可以獨力完成。2

接下來的實際考驗，將是 2026 年秋季麒麟晶片及後續人工智慧產品，能否以可量測的結果證明 LogicFolding 與更廣泛的 τ 縮放策略帶來效益。在這些成果接受獨立評估之前，華為此次發布更適合被視為一份雄心勃勃的半導體路線圖，而不是摩爾定律已經被取代的證明。