愛芯元智（Axera）推出 M9 系列 5nm 車規級先進駕駛輔助系統（ADAS）SoC，分為兩個性能級距：旗艦 M97（M9x-720T），等效 AI 算力為 720 TOPS；以及主流定位的 M95（M9x-360T），等效 AI 算力為 360 TOPS。產品正式發表日為 2026 年 9 月 8 日，9 月 15 日的報導則進一步整理其市場定位與技術方向。1121

M9 的核心訴求不只是堆高算力，而是讓車廠與一級供應商（Tier 1）能在共用架構、工具鏈與可重複使用軟體資產下，將同一套輔助駕駛應用延伸至不同性能車型，減少重新開發的成本。11

M97、M95 規格怎麼看？

項目	M97	M95
製程	5nm 車規級	5nm 車規級
宣稱等效 AI 算力	720 TOPS	360 TOPS
CPU	16 個 Arm Cortex-A78AE 核心	10 個 Arm Cortex-A78AE 核心
等效記憶體頻寬	460 GB/s	260 GB/s
記憶體容量選項	36／48／64／96 GB	12／18／24 GB
ISP 輸入能力	最多 16 路攝影機、4.5 GPixel/s	最多 14 路攝影機、2.6 GPixel/s

M97 主打旗艦車型平台，可用於城區 NOA（導航輔助駕駛）、VLA 與世界模型等較大型的車端工作負載，也瞄準座艙與駕駛感知整合的需求。M95 則鎖定成本更敏感、採用一段式端到端駕駛系統的主流市場。721

安全設計方面，兩款晶片均被描述為符合 AEC-Q100 車規要求，內建 ASIL-D 片上鎖步安全島，整體晶片達 ASIL-B 等級，並支援雙晶片冗餘配置。47

三個自研模組：NPU、ISP 與 CVA

M9 平台整合三項自研處理單元：負責 AI 推論的 NPU、負責攝影機影像處理的 ISP，以及用於前處理與感測器任務的電腦視覺加速器（CVA）。

NPU：重點在模型彈性與資料搬移

愛芯元智表示，NPU 採用面向功能安全的多核心、多叢集架構，支援 FP4、INT8、FP8 與 BF16 等精度格式；同時提供 CPU 至 NPU 的硬體級零拷貝資料傳輸，以減少資料搬移。公司也稱其工具鏈可把演算法適配週期由數月縮短至數週。2122

這些屬於廠商技術主張，並非標準化的第三方測試成績。不過，對大型感知與規劃模型而言，實際效能確實不只取決於 TOPS：記憶體資料流量與軟體整合效率，同樣可能形成瓶頸。

ISP：同一攝影機輸入，分流服務 AI 與顯示

M9 的 ISP 採同源雙通路設計：一條機器視覺路徑針對 AI 感知最佳化，另一條人眼視覺路徑則針對螢幕顯示品質最佳化。以 M97 為例，愛芯元智宣稱 ISP 延遲低於 10 毫秒，可接收最多 16 路攝影機輸入，像素吞吐量達每秒 45 億像素。2122

這種分流的意義在於，適合 AI 辨識的影像處理結果，未必等同於人眼認為最清晰、最自然的畫面；兩者可各自調校。

CVA：把視覺前處理工作移出 CPU 與 NPU

CVA 預定處理影像前處理、電腦視覺算子、光達點雲處理，以及多感測器時間同步等工作。愛芯元智的目標是避免這類任務占用 CPU 與 NPU 資源，讓 NPU 能將更多算力留給 AI 推論。11

雙晶片方案與性能宣稱

愛芯元智將 M9 定位為可用於雙晶片冗餘與座艙加駕駛整合板卡的產品。公司稱，雙 M97 配置可達約 1,440 TOPS，雙 M95 則為 720 TOPS。11

公司另公布內部測試結果，稱 M9 系統整體幀率比「業界水準」高逾 1.5 倍；M95 執行端到端模型的效能超過業界平均兩倍，M97 執行 VLA 模型的效能高逾 1.5 倍，ISP 路徑延遲則約降低 70%。1819

不過，這些比較應審慎解讀。現有報導將結果歸於愛芯元智內部測試，未列出可供橫向比較的獨立第三方 ADAS 基準測試，也未完整說明是否使用相同模型、感測器、軟體堆疊與行車情境。

不做上層演算法的「開放算力底座」策略

愛芯元智表示，將維持算力底座供應商定位，不會自行發展可能與車廠或 Tier 1 競爭的上層智慧駕駛演算法。換言之，客戶理論上可自行掌握部署在 M9 硬體上的演算法與駕駛系統。8

公司也表示，截至 2026 年 8 月，其智慧駕駛晶片全球累計出貨已超過 160 萬顆，較早期的 M5 系列已進入量產車款。8

進度到哪裡？已有樣片與車廠評估，但尚非全面量產

M97 在 2026 年 2 月回片點亮，並於上半年完成工程樣片交付。愛芯元智在港交所披露，已有數家領先車廠正式啟動方案評估與選型；M95 則在 2026 年 7 月完成點亮。5

這代表產品開發與客戶驗證已有實質進展，但不能直接解讀為 M97 已大規模裝車。接下來更值得追蹤的是具名定點案、量產時程，以及在可比較的真實道路與第三方測試中的表現，而不只是單晶片峰值算力或內部幀率數字。

愛芯元智（Axera）推出 M9 系列 5nm 車規級先進駕駛輔助系統（ADAS）SoC，分為兩個性能級距：旗艦 M97（M9x-720T），等效 AI 算力為 720 TOPS；以及主流定位的 M95（M9x-360T），等效 AI 算力為 360 TOPS。產品正式發表日為 2026 年 9 月 8 日，9 月 15 日的報導則進一步整理其市場定位與技術方向。1121

M9 的核心訴求不只是堆高算力，而是讓車廠與一級供應商（Tier 1）能在共用架構、工具鏈與可重複使用軟體資產下，將同一套輔助駕駛應用延伸至不同性能車型，減少重新開發的成本。11

M97、M95 規格怎麼看？

項目	M97	M95
製程	5nm 車規級	5nm 車規級
宣稱等效 AI 算力	720 TOPS	360 TOPS
CPU	16 個 Arm Cortex-A78AE 核心	10 個 Arm Cortex-A78AE 核心
等效記憶體頻寬	460 GB/s	260 GB/s
記憶體容量選項	36／48／64／96 GB	12／18／24 GB
ISP 輸入能力	最多 16 路攝影機、4.5 GPixel/s	最多 14 路攝影機、2.6 GPixel/s

M97 主打旗艦車型平台，可用於城區 NOA（導航輔助駕駛）、VLA 與世界模型等較大型的車端工作負載，也瞄準座艙與駕駛感知整合的需求。M95 則鎖定成本更敏感、採用一段式端到端駕駛系統的主流市場。721

安全設計方面，兩款晶片均被描述為符合 AEC-Q100 車規要求，內建 ASIL-D 片上鎖步安全島，整體晶片達 ASIL-B 等級，並支援雙晶片冗餘配置。47

三個自研模組：NPU、ISP 與 CVA

M9 平台整合三項自研處理單元：負責 AI 推論的 NPU、負責攝影機影像處理的 ISP，以及用於前處理與感測器任務的電腦視覺加速器（CVA）。

NPU：重點在模型彈性與資料搬移

愛芯元智表示，NPU 採用面向功能安全的多核心、多叢集架構，支援 FP4、INT8、FP8 與 BF16 等精度格式；同時提供 CPU 至 NPU 的硬體級零拷貝資料傳輸，以減少資料搬移。公司也稱其工具鏈可把演算法適配週期由數月縮短至數週。2122

這些屬於廠商技術主張，並非標準化的第三方測試成績。不過，對大型感知與規劃模型而言，實際效能確實不只取決於 TOPS：記憶體資料流量與軟體整合效率，同樣可能形成瓶頸。

ISP：同一攝影機輸入，分流服務 AI 與顯示

M9 的 ISP 採同源雙通路設計：一條機器視覺路徑針對 AI 感知最佳化，另一條人眼視覺路徑則針對螢幕顯示品質最佳化。以 M97 為例，愛芯元智宣稱 ISP 延遲低於 10 毫秒，可接收最多 16 路攝影機輸入，像素吞吐量達每秒 45 億像素。2122

這種分流的意義在於，適合 AI 辨識的影像處理結果，未必等同於人眼認為最清晰、最自然的畫面；兩者可各自調校。

CVA：把視覺前處理工作移出 CPU 與 NPU

CVA 預定處理影像前處理、電腦視覺算子、光達點雲處理，以及多感測器時間同步等工作。愛芯元智的目標是避免這類任務占用 CPU 與 NPU 資源，讓 NPU 能將更多算力留給 AI 推論。11

雙晶片方案與性能宣稱

愛芯元智將 M9 定位為可用於雙晶片冗餘與座艙加駕駛整合板卡的產品。公司稱，雙 M97 配置可達約 1,440 TOPS，雙 M95 則為 720 TOPS。11

公司另公布內部測試結果，稱 M9 系統整體幀率比「業界水準」高逾 1.5 倍；M95 執行端到端模型的效能超過業界平均兩倍，M97 執行 VLA 模型的效能高逾 1.5 倍，ISP 路徑延遲則約降低 70%。1819

不過，這些比較應審慎解讀。現有報導將結果歸於愛芯元智內部測試，未列出可供橫向比較的獨立第三方 ADAS 基準測試，也未完整說明是否使用相同模型、感測器、軟體堆疊與行車情境。

不做上層演算法的「開放算力底座」策略

愛芯元智表示，將維持算力底座供應商定位，不會自行發展可能與車廠或 Tier 1 競爭的上層智慧駕駛演算法。換言之，客戶理論上可自行掌握部署在 M9 硬體上的演算法與駕駛系統。8

公司也表示，截至 2026 年 8 月，其智慧駕駛晶片全球累計出貨已超過 160 萬顆，較早期的 M5 系列已進入量產車款。8

進度到哪裡？已有樣片與車廠評估，但尚非全面量產

M97 在 2026 年 2 月回片點亮，並於上半年完成工程樣片交付。愛芯元智在港交所披露，已有數家領先車廠正式啟動方案評估與選型；M95 則在 2026 年 7 月完成點亮。5

這代表產品開發與客戶驗證已有實質進展，但不能直接解讀為 M97 已大規模裝車。接下來更值得追蹤的是具名定點案、量產時程，以及在可比較的真實道路與第三方測試中的表現，而不只是單晶片峰值算力或內部幀率數字。