這是一款設計截然不同的產品——大型單晶片或多晶片 SoC,專為高階筆電打造,直接與 AMD 的 Halo 級 APU 競爭 。
| 特色 | Razor Lake-AX 細節 |
|---|---|
| CPU 核心 | Griffin Cove P 核(確切數量未確認)+ Golden Eagle E 核 |
| GPU | 最高 32 個 Xe3P 核心,搭配 256-bit 記憶體匯流排 |
| 記憶體 | 封裝 LPDDR6 記憶體——與 Intel 在 Lunar Lake 之後的立場相反,此設計能實現統一記憶體架構,有助於 AI 運算 |
| 封裝 | 完整 SoC,內含嵌入式快取與整合控制器,封裝尺寸與 S/H 系列完全不同 |
| 目標對手 | AMD Ryzen AI Max「Halo」/ 未來「Medusa Halo」以及 Apple M 系列高階晶片 |
| HWiNFO 證據 | 2026 年 8 月已加入初步支援,證實 AX 平台正在開發中 |
| 發表時間 | 2028–2029 年 |
各項爆料之間對於不同世代的核心設計歸屬有些混淆:
所有 Razor Lake 的細節均未獲得 Intel 官方證實。綜合各項爆料來看,Razor Lake 呈現出一個雙層策略:主流 S/H 系列是 Nova Lake 的改良版,保留插槽相容性,僅高階型號採用新核心;而 Razor Lake-AX 則是完全不同的產品——搭載封裝記憶體、最高 32 個 Xe3P GPU 核心的 Halo 級 SoC,預計在 2028–2029 年與 AMD 最頂級的 APU 正面對決。
這是一款設計截然不同的產品——大型單晶片或多晶片 SoC,專為高階筆電打造,直接與 AMD 的 Halo 級 APU 競爭 。
| 特色 | Razor Lake-AX 細節 |
|---|---|
| CPU 核心 | Griffin Cove P 核(確切數量未確認)+ Golden Eagle E 核 |
| GPU | 最高 32 個 Xe3P 核心,搭配 256-bit 記憶體匯流排 |
| 記憶體 | 封裝 LPDDR6 記憶體——與 Intel 在 Lunar Lake 之後的立場相反,此設計能實現統一記憶體架構,有助於 AI 運算 |
| 封裝 | 完整 SoC,內含嵌入式快取與整合控制器,封裝尺寸與 S/H 系列完全不同 |
| 目標對手 | AMD Ryzen AI Max「Halo」/ 未來「Medusa Halo」以及 Apple M 系列高階晶片 |
| HWiNFO 證據 | 2026 年 8 月已加入初步支援,證實 AX 平台正在開發中 |
| 發表時間 | 2028–2029 年 |
各項爆料之間對於不同世代的核心設計歸屬有些混淆:
所有 Razor Lake 的細節均未獲得 Intel 官方證實。綜合各項爆料來看,Razor Lake 呈現出一個雙層策略:主流 S/H 系列是 Nova Lake 的改良版,保留插槽相容性,僅高階型號採用新核心;而 Razor Lake-AX 則是完全不同的產品——搭載封裝記憶體、最高 32 個 Xe3P GPU 核心的 Halo 級 SoC,預計在 2028–2029 年與 AMD 最頂級的 APU 正面對決。