Computex 2026：當銅纜走到盡頭，光學互連接管 AI 的未來

現場揭露的技術規格與設計亮點包含：

• 擴展規模：光連接拓撲設計瞄準 1,024 顆甚至更多 AI 加速器的叢集，單顆加速器可提供逾 100 Tbps 的光學互連頻寬。這意味著數千顆加速器可跨機櫃整合為單一虛擬系統 。
• 供電與散熱：展示機櫃採 100% 液冷架構，特別為外部雷射小型熱插拔（ELSFP）光源模組設計散熱方案；同時導入高壓直流（HVDC）供電，以承接次世代加速器的功率需求 。
• 部署成熟度：參考設計範圍從 L10 機箱一路覆蓋到 L11 全整合機櫃，代表這是一份對應超大規模部署的完整模型，而非概念性零組件驗證 。

康普 FastSelfClean：宣稱節省 98.5% 安裝工時

當算力與光學引擎向前狂奔，實體光纖佈線仍是瓶頸。今年以安費諾（Amphenol）旗下身分亮相的康普（CommScope），選在 Computex 首度揭露 FastSelfClean 高密度光纖連接器技術 。

康普宣稱，這款新型連接器相較傳統現場端接工法，可縮減高達 98.5% 的安裝時間，同時維持極低損耗表現 。自清潔機制專為 AI 資料中心內高密度佈線且易污染環境設計——在這些場景中，一顆髒污連接器便足以折損可觀頻寬。

康普將 FastSelfClean 定位為加速 AI 資料中心橫向與縱向擴展網路的關鍵工具，簡化整櫃光纖連接的部署流程 。雖然康普尚未公開自清潔機制的細部技術指標，但高達 98.5% 的工時減幅，與其近年透過模組化、預製化解決方案降低部署複雜度的策略方向一致 。

生態圈全景：八家夥伴勾勒 CPO 全棧供應鏈

緯穎這場展示一口氣集結八家生態系夥伴，等於攤開 CPO 供應鏈即時成形的全貌 。

ASIC 設計與矽光子整合

創意電子（GUC） 在晶片設計階段便參與 CPO 機櫃研發，將 AI ASIC 整合 2.5D 先進封裝，從設計端全盤考量光學 I/O、供電與散熱配置，降低系統整合複雜度 。

光纖路由與實體連接

機櫃內部光纖走線與盲插連接架構，則由以下夥伴撐起：

• 康寧（Corning）、莫仕（Molex）、扇港（SENKO） 及 泰科電子（TE Connectivity）：分別提供 FAU 光纖陣列單元、高密度光學連接器、盲插技術與光纖管理系統，涵蓋伺服器內部至機櫃層級的佈線需求 。

被動光學元件

波若威（Browave） 與 上詮（FOCI） 貢獻被動光學元件與光纖互連解決方案，補上從矽光子晶片到機櫃連接器之間的光路拼圖 。

整套展演因此得以打通完整路徑：從 CPO 封裝 AI ASIC，經 TeraPHY 光學引擎與 SuperNova 光源，跨過管理光纖通道，直達機櫃盲插連接器 。

65 億美元的脈絡：為什麼 AI 非走向光學不可

Computex 這波光學互連展演絕非橫空出世。2026 年 3 月以來，輝達已對矽光子與 CPO 公司累計投入至少 65 億美元，成為這場技術轉型中規模最大的單一投資者 。具體交易包括：

• Coherent、Lumentum、Marvell 各獲輝達 20 億美元注資 。
• 康寧則拿下上看 32 億美元的投資 。
• 輝達同時參與 Ayar Labs 的 5 億美元 E 輪募資 。

這些在三個月內密集完成的投資案，被業界形容為半導體史上最激進的策略轉向之一 。目標明確：當 AI 訓練叢集在頻寬、距離與功耗全面超越電子訊號的物理極限，銅纜必須讓位給光 。分析師指出，矽光子以光子取代電子作為數據傳輸介質，兼顧更高吞吐量同時降低能耗 。

Computex 2026 上從緯穎、Ayar Labs 到康普，乃至八家生態系夥伴聯手展出的 CPO 基礎設施，正是首波具體承接這股矽光子投資浪潮的實體證明——標誌著 AI 基礎設施從學術論文、策略備忘錄，正式踏入機櫃級量產設計的時代。