AMD Zen 7「鋼鎖」：關於下一代 CPU 架構，目前已知的一切

封裝技術：AMD 客戶端 CPU 首度採用 FOPLP

封裝技術的重大轉變，據報也正在評估中。根據 TrendForce 的供應鏈報告，AMD 正在評估 力成科技（PTI）的扇出型面板級封裝（FOPLP） 解決方案，用以將 CCD 與 I/O 晶片整合到基板上 。這對 AMD 的客戶端 CPU 來說將是頭一遭，超越傳統的基板封裝，實現更高的整合密度。

這項轉變主要聚焦在基礎封裝層。AMD 仍將仰賴台積電的 SoIC-X 3D 堆疊 技術，來製造 CCD 以及垂直堆疊的 3D V-Cache 晶片 。值得注意的是，AMD 已與 PTI 共同認證了業界首款採用 FOPLP 技術的 2.5D 面板級嵌入式扇出橋接（EFB）互連，這項技術先前已應用於其 Instinct 加速器上 。對 Zen 7 而言，這暗示著核心運算晶片在封裝上的溝通方式將迎來升級。

架構：核心數量、快取與「全新矩陣引擎」

在官方層面，AMD 於 2025 年底的路線圖簡報中，確認 Zen 7 為一個「未來節點」與「貨真價實的下一代」設計 。該公司明確指出，Zen 7 將導入一款 全新矩陣引擎，旨在支援更廣泛的 AI 資料格式處理，這意味著標準 CPU 核心將具備更深層的原生 AI 能力 。

非官方的洩露資訊則提供了預期的核心配置樣貌。桌面平台代號 鋼鎖脊（Grimlock Ridge），據報將具備最高 32 核心，由兩顆 16 核心的 CCD 搭配一顆約 155 mm² 的 I/O 晶片所組成 。這將比先前流出的 24 核心 Zen 6 桌面配置，增加 33% 的核心數量。每顆 16 核心的 CCD，實體尺寸估計約為 98 mm² 。

洩露的路線圖也詳列了代號「鋼鎖」下的兩款主要 CCD 變體：

• Silverton： 完整規格的 16 核心運算晶片，傳聞將支援積極的時脈設定與 3D V-Cache 堆疊 。
• Silverking： 一款成本優化的 8 核心精簡版，據稱不支援 3D V-Cache 。

在快取方面，多個消息來源暗示，配備 3D V-Cache 的高階型號，每組封裝的最高 L3 快取加 V-Cache 總和可達 448 MB 。至於處理器插槽，爆料內容則互相矛盾：部分說法宣稱桌面版本將轉移到全新的 AM6 平台，其他說法則認為，透過沿用 Zen 6 的 I/O 晶片來維持晶片組連續性，以留在 AM5 。

效能目標：積極但未經證實

效能數據完全來自非官方來源，應被視為早期的目標設定。洩露資訊指向相較 Zen 6，每時脈指令（IPC）將有 15–25% 的提升，而內部目標則是在相同時脈下，SPECint 2017 效能提升超過 20% 。

部分更為投機的爆料則宣稱，旗艦級桌面型號的 加速時脈有機會接近 7 GHz 。然而，目前尚無任何官方工程樣品或經過驗證的基準測試，足以支持這些時脈目標。

預期時間表：2028 年底及以後

供應鏈報告所揭示的時間表，描繪出伺服器與消費性市場交錯推出的畫面：

• EPYC 伺服器處理器（「鋼鎖」）： 預計於 2028 年底 推出，可能成為首批上市的 Zen 7 產品 。
• Ryzen 消費級桌面處理器（「鋼鎖脊」）： 預計於 2029 年 跟進，不會早於這個時間 。

這些預估與台積電 A14 的大量生產時程相符，但 AMD 針對 Zen 7 時程唯一的官方說詞，仍只停留在 「2026 年之後」 的範圍，並未做出具體的節點或日期承諾 。