英特爾 18A-P 製程達陣關鍵里程碑，正式向台積電下戰帖

這些增益並非源於傳統的製程微縮，而是來自幾項關鍵創新：

• **全新電晶體選項與更嚴格的變異性控制：**英特爾導入了額外的邏輯閾值電壓配對，並強化了參數偏差控制，讓晶片在整片晶圓上的效能表現更為一致。同時，針對高密度與高效能的單元高度，都新增了低功耗與高效能的元件庫 。
• **Power Boost 技術：**全新的「Power Boost」電晶體選項，採用了雙接點、低電阻的結構。這能在匹配的電容下提供更高的驅動電流與操作頻率，直接轉化為更快的速度，而不會等比地增加功耗 。

從根本解決散熱問題：PowerVia 的再進化

對於高效能運算至關重要的散熱管理，是 18A-P 最顯著的改良之一。它奠基於英特爾在 18A 節點首度商用的 PowerVia 背面供電技術 。在 18A-P 上，透過材料與設計的創新，熱阻降低了 20% 至 40%，導通孔電阻也改善了 10% 至 30% 。這意味著晶片不僅更快、更省電，還更容易冷卻，這對高密度的資料中心與人工智慧運算負載來說，是一項極為關鍵的特性。

最吸引客戶的賣點：無需重新設計

對於一心想贏得外部客戶信賴的晶圓代工業務來說，18A-P 最大的賣點或許是其務實的設計。英特爾證實，18A-P 與基礎版的 18A 製程完全相容於相同的設計規則 。這是一步極具策略性的好棋。任何已投入資源為 18A 設計晶片的客戶，甚至只是剛開始為其進行開發的客戶，都能在不需從頭重新設計的情況下，直接轉換到效能更強的 18A-P。他們只需重新編譯既有的實體設計，就能立即享受到效能、功耗與散熱上的增益 。

這種相容性大幅降低了採用風險與成本，讓 18A-P 更像是一個可直接替換的升級方案，而非一個全新的平台承諾 。

蘋果的考量：從傳言走向現實

18A-P 如期進入風險試產，是向市場發出的直接信號，表明英特爾晶圓代工服務可以被視為一個可靠、長期的製造合作夥伴。而這種信賴感，正是當前最引人入勝的故事情節核心：與蘋果的潛在合作。

多份報導與分析師筆記都指向，蘋果正在積極評估英特爾的 18A 製程，用於其入門級的 M 系列晶片。天風國際證券分析師郭明錤指出，蘋果已收到 18A-P 的 0.9.1 版製程設計套件，且內部模擬結果令人振奮，足以讓蘋果願意等待最終的 1.0 正式版本釋出 。KeyBanc 分析師 John Vinh 也表示，他的調查顯示英特爾晶圓代工服務已「爭取到蘋果成為 18A 製程的客戶，用於 MacBook 和 iPad 的低階 M 系列處理器」，預計在 2027 年開始生產 。設計規則的相容性意味著，蘋果可以先從風險較低的 18A 設計開始，再無縫接軌地轉移到良率更高、效能更強的 18A-P 生產晶圓上 。

除了蘋果，據傳 Google 也在探索英特爾的先進封裝技術，用於其下一代的 TPU v8e AI 加速器，這顯示了業界對英特爾製造生態系的廣泛興趣 。

超越 18A-P：更長遠的技術研發藍圖

英特爾在 VLSI 研討會上也清楚表明，18A-P 只是其長遠發展藍圖上的其中一站。在一場受邀演講中，英特爾院士 Eric Karl 詳細說明了 RibbonFET 閘極全環電晶體與 PowerVia 背面供電的組合，如何為未來的邏輯節點提供可擴展的基礎。演講中量化了其優勢，包括繞線面積減少 11% 以及動態電壓降 降低 10 倍，這能帶來最高 6% 的頻率提升 。

展望更遠的未來，英特爾也分享了在互補式場效電晶體（CFET）上的新研究，這是一種將 NMOS 和 PMOS 電晶體垂直堆疊的次世代電晶體架構，能大幅提升密度。數據展示了具備 45 奈米閘極間距、整合 PowerVia 與直接背面接點的原型，這些都是邁向後 2 奈米時代的基礎構建模塊 。

對英特爾晶圓代工服務而言，18A-P 是目前最具體的證據，證明了它能夠在先進製程藍圖上精準執行、提供可量化的效能增益，並用外部客戶最在意的語言溝通：一條簡單、低風險的途徑，就能打造更好的晶片。而這一切，能否轉化為與業界巨頭簽訂的實質合約，將是未來一年最值得關注的發展。