根據 SemiAnalysis 在 2026 年 8 月中旬的市場傳言,Google 正與 AMD 合作開發一款混合式 TPU v10,可能將 CPU 核心整合於同一封裝內;但此消息尚未獲得 Google 或 AMD 的官方證實 [2][14]。 此架構轉變的主因在於代理式 AI 與強化學習的運算特性:工具密集型代理工作負載的 CPU 處理瓶頸,據研究顯示可能佔端對端延遲高達 88% 至 90.6%,使 CPU 而非 GPU 成為新的效能瓶頸 [18][32]。
研究答案

Create a landscape editorial hero image for this Studio Global article: What are the details and implications of Google reportedly partnering with AMD to co-develop its 10th-generation Tensor Processing Unit, and. Article summary: I need to search for the latest information on this specific topic.. Topic tags: general, general web, user generated, academic. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not as factual evidence.
2026 年 8 月中旬,SemiAnalysis 指出市場傳言顯示 Google 正與 AMD 合作開發 v10 世代 TPU 專案 。若此消息屬實,這將是 AMD 首次實質參與大型客製化 AI ASIC 專案,但其意義遠不止於供應鏈的調整:它象徵著純矩陣 AI 加速器時代的尾聲
。
SemiAnalysis(後經 Tom's Hardware 等媒體轉載)報導,Google 正探索一款混合式 AI ASIC,可能將 AMD 的 CPU 核心與 Google 專有加速器技術整合在同一個封裝內 。分析師認為,Google 對 AMD 的先進封裝與 3D 整合(SoIC)IP,以及其 CPU 核心設計深感興趣,以應對 CPU 密集型工作負載
。
釐清背景脈絡: Broadcom 仍是 Google 長期的 TPU 共同設計夥伴,雙方於 2026 年 3 月簽署了一份公開的五年合作協議,涵蓋 v8 至 v11 共四代產品 。聯發科則負責當前 Ironwood(TPU v7x)世代的 I/O 與製造協調
。AMD 的參與似乎是 v10 世代中的一個專案,並非必然完全取代 Broadcom;不過,Broadcom 的 Ironwood CoWoS 產出據傳已被下修約 32,000 片晶圓
。
與此同時,為分散對台積電的依賴,另有消息指出 Google 正考慮讓三星代工生產 v10 世代(代號「Ice Fish」)的部分元件 ,並且也與 Marvell 就其他客製化 AI 晶片進行後期洽談
。
重要提醒: Google 與 AMD 均未證實任何消息。SemiAnalysis 的報告目前僅是市場傳言,而非官方公告。AMD 參與的專案可能僅是特定 SKU、實驗性路徑或分散供應鏈風險的備案 。
從純矩陣 ASIC 轉向整合 CPU 核心的混合式晶片,是硬體架構對 AI 工作負載本質變化的直接回應,尤其是強化學習與代理式 AI。
傳統批次推理幾乎完全由 GPU 主導:輸入提示詞,GPU 進行前向傳遞,產生 tokens 。代理式 AI 工作負載則截然不同。任務編排、規劃、工具呼叫、沙盒執行以及環境互動,這些流程全都在 CPU 上運行,而非 GPU
。
一項學術研究發現,工具密集型的代理式 AI 工作負載,其 CPU 端的工具處理會形成嚴重瓶頸,消耗高達 88% 的端對端延遲 。另一份由 Akash Borate 進行的分析更將此數字提升至 90.6%
。
在 AI 訓練叢集中,CPU 對 GPU 的比例大約是 1:7 或 1:8 。當工作負載轉向推理時,該比例降至 1:3 或 1:4
。而到了代理式 AI 部署階段,Intel 在 2026 年第一季財報電話會議中指出,部分客戶已開始運行每顆 GPU 搭配四顆 CPU 的配置,在某些叢集中甚至達到 1:1 的比例
。
摩根士丹利預測,至 2030 年為止,僅此一項轉變就將驅動 325 億至 600 億美元的 CPU 市場增量 。AMD 自身也主張,代理式 AI 並非單一的 GPU 中心推理任務,而是一個異質的端到端工作流程,需要高核心密度、高執行緒數量的 CPU 來處理任務編排與沙盒執行
。
強化學習的訓練——尤其是用於代理式模型——需要反覆經歷沙盒執行、環境模擬、獎勵計算與策略更新的循環。這些循環涉及大量的 CPU 端編排工作,難以有效率地映射到純矩陣加速器上。
Nvidia 的 Vera(88 核心 Olympus 設計)與 Intel 的 Xeon 6+,都在針對這種「緊密強化學習沙盒循環」模式進行最佳化 。整個硬體產業正趨向一個共識:未來的 AI 加速器絕不會只是純矩陣引擎。
將 AMD 的 CPU 核心直接整合到 TPU 封裝內,Google 能夠消除這些 CPU 密集型代理循環的 PCIe 瓶頸,降低延遲,並在一個緊密耦合的晶粒上處理完整的「呼叫工具 → 環境步驟 → 更新策略」週期。這是對未來 AI 系統將是混合型系統級封裝設計此一洞見的硬體實踐——根據工作負載階段混合不同的運算類型。
| 領域 | 意義 |
|---|---|
| 架構層面 | AI ASIC 正從純矩陣加速器演化為 CPU 與加速器整合的混合式小晶片設計。 |
| 工作負載信號 | 強化學習與代理式 AI 具有根本不同的運算輪廓(分支、工具呼叫、編排),它們需要 CPU 核心,而不只是更多的 GPU 浮點運算能力。 |
| 供應鏈層面 | Google 正將其 TPU 合作夥伴分散至 Broadcom、聯發科、Marvell 與 AMD,以降低單一供應商依賴,並獲取專門的 IP(如封裝技術、CPU 核心)。 |
| 市場影響 | AMD 首次在客製化 AI ASIC 領域取得灘頭堡。Nvidia 則同時面臨來自 GPU 競爭對手與此混合 ASIC 趨勢的架構壓力。 |
Google 據傳將 CPU 核心放入其 TPU v10 中,並非一個微小的調整,而是承認 2028 年的 AI 加速器將與 2024 年的產品截然不同。代理式 AI 與強化學習正改寫運算架構的規則,而一個每秒需要處理上千次工具呼叫循環的晶片,其設計方式必然與執行單一大型矩陣乘法的晶片截然不同。
如果 SemiAnalysis 的市場傳言屬實,那麼 Google 與 AMD 此刻正在打造那款晶片。
Studio Global AI
這個頁面包含附來源佐證的答案,你可以在 Studio Global 內繼續追問。
根據 SemiAnalysis 在 2026 年 8 月中旬的市場傳言,Google 正與 AMD 合作開發一款混合式 TPU v10,可能將 CPU 核心整合於同一封裝內;但此消息尚未獲得 Google 或 AMD 的官方證實 [2][14]。
根據 SemiAnalysis 在 2026 年 8 月中旬的市場傳言,Google 正與 AMD 合作開發一款混合式 TPU v10,可能將 CPU 核心整合於同一封裝內;但此消息尚未獲得 Google 或 AMD 的官方證實 [2][14]。 此架構轉變的主因在於代理式 AI 與強化學習的運算特性:工具密集型代理工作負載的 CPU 處理瓶頸,據研究顯示可能佔端對端延遲高達 88% 至 90.6%,使 CPU 而非 GPU 成為新的效能瓶頸 [18][32]。
隨著代理式 AI 規模化,基礎設施中的 CPU 對 GPU 比例預估將從約 1:8 逐步趨近於 1:1;摩根士丹利預測,至 2030 年止,此趨勢將帶動 325 億至 600 億美元的 CPU 市場增量 [5][21]。