DAC 2026：英特爾晶圓代工 14A 與 18A-P 獲四大 EDA 巨頭全面認證

Siemens 宣布其 Calibre nmPlatform（IC 設計驗證）與 Solido Simulation Suite（類比、客製數位與混合訊號電路驗證）現已通過 Intel 14A 與 Intel 18A-P 的認證 。

Keysight 將其 RFPro 電磁（EM）設計軟體（隸屬於 Keysight EDA Advanced Design System，ADS）認證至 Intel 14A 與 Intel 18A-P，為 AI、HPC 與行動應用提供 RF/mmWave 設計與模擬能力 。

Cadence 將其全套 AI 驅動的數位與客製參考流程、工具與解決方案認證至 Intel 18A-P 與 Intel 14A，並充分利用 Intel 的 RibbonFET 環繞閘極（GAA）電晶體與第二代 PowerVia/PowerDirect 背面供電技術 。

Intel 14A 時程加速一年

Intel 已將其 14A（1.4nm 等級）的生產時程提前約一年，原計畫目標為 2029 年量產 。

• 內部產品的風險生產：2027 年下半年（H2 2027）
• 高量產製造（HVM）：2028 年——與台積電 A14 節點時程一致
• 0.9 版製程設計套件（PDK） 提供給外部客戶：2026 年 10 月

執行長陳立武在 Q2 FY2026 財報會議上確認，外部客戶的決策預計將於 2026 年下半年至 2027 年上半年做出，且 14A 的 HVM 已定於 2028 年 。Intel 也表示，在相同的研發階段中，14A 在缺陷密度與電晶體性能上的表現均優於 18A 。

Intel 18A-P 狀態：如期進入風險生產

Intel 18A-P 是 18A 系列的首款效能增強版，已於 2026 年 6 月 如期進入風險生產，並在 VLSI 研討會上宣布 。

與標準 18A 相比的關鍵效能聲明：

• 效能提升 9%（同等功耗下，即 iso-power）
• 功耗降低 18%（同等效能下，即 iso-performance）
• 設計規則與 18A 完全相容，使現有 18A 設計能輕鬆升級

18A-P 將用於 Panther Lake 與 Xeon 6+ 等產品 。Intel 的 18A 基礎節點良率已超越目標（超過 25%），支撐了 Panther Lake 的強勁產量 。

為何這則消息至關重要

DAC 2026 標誌了四大 EDA 供應商——Synopsys、Siemens、Keysight 與 Cadence——首次同時為 Intel 14A 與 Intel 18A-P 兩個節點認證其工具。這套生態系的完備性，對於 Intel Foundry 吸引外部客戶的目標至關重要。執行長陳立武預期，14A 的客戶承諾將於 2026 年下半年至 2027 年上半年間陸續確定 。將 14A 時程加速至 2028 年，使 Intel 能與台積電的 A14 節點在同一個競爭基準上並駕齊驅；而 18A-P 的如期風險生產，則證明了 18A 家族的執行穩定性。