自我驗證AI代理正式登場：西門子與NVIDIA在DAC 2026為晶片設計信任難題給出解答

這個架構最關鍵的創新在於一道強制性的驗證關卡：AI代理必須先取得Calibre或Questa One的通過結果，才能繼續執行設計決策。Calibre與Questa One分別是西門子業界標準的物理驗證與功能模擬工具 。NVIDIA的NeMo Gym則負責執行訓練這些代理的強化學習迴路，據稱可將函式庫涵蓋率提升十倍 。此工作流程同時整合了西門子的Intelligence Center X平台 。

在實際運作中，這意味著AI代理可以自主執行工程任務——解讀設計規格、生成修補方案並加以驗證——但它們無法繞過傳統的物理驗證就簽核晶片流片（tapeout）。正如一篇分析所指出的，這正是針對那個讓生成式AI始終無法真正涉足晶片設計簽核決策的「信任問題」所提出的解答 。西門子傳達的訊息很明確：AI代理將用那些決定設計是否通過的確定性工具，來檢查自己的成果 。

2026年五筆EDA併購重塑西門子產品組合

為了支援這項願景，西門子在2026年完成了五筆EDA相關併購，將其觸角在晶片設計週期中向上游與下游延伸：

• ASTER Technologies（2026年2月）—— 增加了PCB組裝測試驗證與工程軟體能力 。
• Canopus AI（2026年2月）—— 引進基於AI的計算計量與檢測技術，應用於半導體製造 。
• Insight EDA（2026年5月完成）—— 貢獻電路可靠性解決方案，整合至Calibre平台 。
• Precision Innovations（2026年7月21日宣布，預計第三季完成）—— 增加基於開源OpenROAD框架的AI驅動晶片規劃與設計探索能力，使西門子在SoC架構規劃階段取得更上游的位置 。
• Defacto Technologies（2026年7月22日宣布，交易進行中）—— 提供位於暫存器傳輸層級（RTL）的自動化SoC設計創建能力 。

Precision Innovations與Defacto這兩筆在DAC前夕宣布的交易，直接呼應了自我驗證AI的敘事主軸，將西門子推向了架構階段的決策環節，讓AI規劃工具能連結到經過驗證的代理工作流程 。

DAC 2026的代理型AI全景

代理型AI是整場會議的主導議題。西門子自己的會前預告指出，「今年DAC最重要的討論議題之一無疑是代理型AI」。大會還安排了一場名為「從炒作到實效：代理型AI今日在晶片設計中真正創造價值的地方」的TechTalk，旨在區分真正的工程效益與誇大的願景 。

面對認證這個核心問題，各大EDA廠商提出了不同的路徑：

• 新思科技（Synopsys） 推出一套開放、可互通的代理型AI堆疊，用於自主工作流程。該公司宣布了兩套新的代理型EDA工作流程，與微軟（Microsoft）合作開發，並由AMD採用，可在微軟的Discovery平台上進行評估 。Synopsys展示了「由專業代理組成的協作團隊」，能將工作分配給設計、驗證、分析等不同角色 。
• 益華電腦（Cadence） 則展示了Cadence ChipStack與NVIDIA OpenShell的整合，透過自主RTL驗證迴路，將驗證時間從數週縮短至數小時 。
• Bronco AI（攤位935）發布了一套適用於設計驗證AI的生產級別基準測試，其數據來自真實的模塊級別與全晶片SoC部署案例 。
• 新創公司如ChipAgents則在現場進行了自主晶片設計的即時展示與技術講座 。

為何至關重要：邁向生產級別的驗證

串聯所有這些發布的核心主軸，是業界正決定性地從展示階段的AI邁向生產級別、可驗證的代理型工作流程。每家大型EDA供應商對信任與認證問題給出了不同的答案：西門子押注在物理引擎關卡（Calibre/Questa），新思科技則著重開放且可互通的技術堆疊，而Cadence則聚焦於GPU加速的代理迴路。

誠如一篇業界分析所言：「Cadence、Synopsys與西門子EDA掌握了流程、格式、晶圓廠認證，以及最重要的——簽核信任——這是任何想要打破現狀的新進者都必須設法取代，而任何編排平台都必須借用的一種信任」。西門子的新架構——要求每一項AI生成的決策都必須經過確定性物理引擎的驗證——是目前在擴展自主工作流程的同時，保留那份信任的最明確的機制 。