台積電的50倍光學豪賭：COUPE平台如何重塑AI資料中心

台積電正在下一場以「光」為核心的巨大賭注。這家半導體巨頭正以前所未有的速度擴張其矽光子製造產能，目標是在2028年前將光子積體電路（PIC）晶圓產出提升50倍。此舉是為了直接回應AI資料中心對頻寬的爆炸性需求，因為傳統銅導線互連已觸及物理極限。

這項轉變的核心載具是台積電的矽光子平台——COUPE（Compact Universal Photonic Engine，緊湊型通用光子引擎）。第一代COUPE每個光引擎可提供1.6 Tbps的雙向頻寬，採用每側八條200G PAM4通道，該平台已於2026年進入量產，並於年中開始放量出貨 ^SMN。第二代目標為6.4 Tbps，預計2027年到來；第三代則瞄準12.8 Tbps，已在路徑圖上 ^LN。

產能目標：從500片到25,000片晶圓

擴張計畫層次分明。根據《工商時報》及TrendForce的最新報導，台積電的PIC產能將從目前的每月約500片晶圓，攀升至2026年第二季的每月10,000片。到2026年第四季，這個數字將進一步提升至15,000片，而2028年的目標是至少每月25,000片 ^MTT。

以每片晶圓約可切割出648顆晶粒（die）估算，2028年的產能滿載時，每年可產出約1.94億顆PIC晶粒 ^T1。作為對照，目前每月約500片的產能，年產量約為400萬顆 ^T。

關鍵客戶：NVIDIA與博通領軍

NVIDIA和博通被點名為COUPE平台進入量產階段的早期領導客戶，多份報告指出訂單已下 ^MAE。考量到2026至2027年初期PIC產能有限，這兩家公司預料將是早期產出的主要受惠者 ^T。

NVIDIA為了確保光學供應鏈，在2026年3月投資了40億美元（各投20億美元）於Lumentum和Coherent，鎖定了多年期的高性能雷射晶片與先進光學材料採購承諾 ^EL。NVIDIA計劃在2026年下半年推出基於COUPE的交換器，包括採用台積電SoIC技術的Spectrum-X乙太網路光子交換器 ^R。

核心技術：COUPE + SoIC-X

COUPE本質上是一項封裝創新。它採用台積電先進的SoIC-X（系統整合單晶片）技術，透過混合銅對銅鍵合，將電子積體電路（EIC）直接堆疊在光子積體電路（PIC）之上 ^STS。EIC採用65奈米級製程生產，而PIC則負責光訊號處理 ^SS。

這種異質整合是關鍵。台積電宣稱，透過在亞十微米間距下將電子與光子晶粒鍵合，相較於傳統可插拔光學模組，COUPE能實現5至10倍的功耗效率提升、10至20倍更低的延遲，以及更緊湊的封裝尺寸 ^T。

此技術路線吸引了龐大的生態系統。台積電已與EDA工具供應商Ansys、Synopsys和Cadence合作，以支援光子設計；而Himax則被確認為前兩代COUPE的獨家微透鏡陣列供應商 ^SLM。

CPO市場在2026年迎來轉折點

2026年被廣泛認為是共同封裝光學（CPO）從試點部署轉向全面商業量產的關鍵年份 ^HG。多份市場研究報告皆指向此時間點：CPO市場在2026年估值約為22億至42億美元，預計在2031年前將以25%至35%的年複合成長率增長 ^G。IDTechEx更預測該市場在2036年將超過200億美元，年複合成長率達37% ^I。

AI資料中心是主要需求驅動力。NVIDIA在2026年CES展上發表的Spectrum-6乙太網路交換器，整合了矽光子引擎，可提供高達409.6 Tbps的總頻寬，並較前一代降低5倍的互連功耗 ^M。博通和Marvell也正在開發針對1.6T及以上規格的CPO平台 ^AP。

功耗效率的故事極具說服力。傳統銅導線與可插拔系統在2025年初的功耗約為每bit 12至15皮焦耳，而博通與NVIDIA的新型CPO系統則能達到每bit 5皮焦耳或更低，路徑圖更指向低於每bit 1皮焦耳的目標 ^MF。

良率挑戰與封裝限制

這項擴張計畫伴隨顯著風險。報告指出，早期SoIC堆疊的假設良率約為50%，這將使最終完成的光引擎數量相較於原始PIC晶粒數打對折 ^T1。若進一步計入下游組裝良率損失，實際光引擎出貨量可能更低——以當前產能估算約為39萬顆，到2028年目標產能時約為4,860萬顆，遠低於原始晶粒數的1.94億顆 ¹。

先進封裝產能本身就是一大瓶頸。台積電的CoWoS封裝產能已一路賣到2026年底，執行長魏哲家也公開承認CoWoS供給極度吃緊 ^O。台積電預估CoWoS產能從2022年到2027年的年複合成長率超過80%，但矽光子現在正與已十分緊繃的GPU和HBM整合，爭搶同樣的先進封裝資源——CoWoS和SoIC ^TB。業界分析師形容，台積電的矽光子產能很可能成為繼CoWoS之後，AI供應鏈的下一個瓶頸 ^MB。

總結：台積電PIC產能路徑圖

指標	目前 (2024–2025)	2026年第二季	2026年第四季	2028年目標
PIC晶圓月產能	~500 MT	10,000 MT	15,000 MT	≥25,000 MT
年化PIC晶粒產出 (約)	~400萬 T	~7,800萬 T	~1.17億 T	~1.94億 T
COUPE平台狀態	量產前準備	開始量產 S	放量產出 S	更高產能目標
主要客戶	—	NVIDIA, 博通 MA	NVIDIA, 博通 MA	NVIDIA, 博通及其他

結論

台積電正執行一項歷史性的矽光子產能擴張，以COUPE/SoIC-X平台為核心，並由AI資料中心需求驅動。在不到三年的時間內，將月產能從500片拉升至25,000片，代表50倍的成長，這對整體AI硬體供應鏈將產生深遠影響。然而，良率的成熟度——特別是約50%的SoIC堆疊良率——以及更廣泛的先進封裝瓶頸，仍是短期內最大的風險 ^MHTM。

若此計畫成功，台積電在光領域的賭注將鞏固其作為AI時代互連技術核心晶圓廠的地位，將其主宰力從邏輯晶片與先進封裝，進一步延伸至光學領域。