這種雙面架構的目標，是實現比基礎 14A 更緊密的金屬間距 (metal pitch) 和更高的電晶體密度。具體規格如下：

• 基礎 14A 的 M0 金屬間距： 28nm
• 14A2 目標 M0 金屬間距： 約 21nm，透過雙面供電架構實現的雙重曝影 (Double Patterning) 增強技術達成

由於基礎 14A 已宣稱相較於 18A 可提升約 30% 的晶片密度，14A2 變體理論上能帶來更大的密度增益，不過 Intel 目前尚未公布 14A2 的具體數據。

驅動這項變革的主因

這項技術轉向被視為直接回應台積電 A14 (1.4nm 級) 與三星 SF1.4 競爭壓力的策略。隨著 1.4nm 競賽白熱化，Intel 需要一個超越基礎 14A 節點的密度差異化優勢。雙面供電被認為是達成此目標的途徑，但這也帶來了技術挑戰，包括電阻增加以及需要開發新型複合供電結構等問題。

關鍵路線圖里程碑 (Intel 14A / 14A2)

Intel 執行長陳立武 (Lip-Bu Tan) 已提供最新的時間表指引。下表根據近期報導與 Intel 官方披露，彙整了關鍵里程碑：

陳立武將 0.9 版的 PDK 稱為 14A 製程的「聖盃」(Holy Grail)，強調這是客戶參與的關鍵檢查點。此時間表相較於先前預計 2027 年風險試產的目標，大約延後了一年。

與台積電、三星的時間表比較

台積電計劃在 2028 年開始其 A14 製程的生產。多家其他來源也證實了台積電 A14 在 2028 年量產的目標。值得注意的是，台積電 A14 的第一個版本將不包含背面供電；搭載背面電源軌的 A14P 變體則計劃於 2029 年推出。

三星雖被提及為 1.4nm 競爭格局的一部分，但所提供的來源中並未確立其 SF1.4 的風險試產或量產時間表。

關鍵結論： Intel 公布的 2029 年量產目標，比台積電報導中的 2028 年 A14 生產時程大約落後一年。不過，陳立武曾表示，他認為 Intel 14A 的時程與台積電 A14 相當接近，兩者均定位於 1.4nm 級別。三星的時程則相對不明確。

14A 之外的更宏大藍圖

執行長陳立武據報已證實，Intel 已經啟動了兩個超越 14A 的晶片製程節點開發：

• 10A (1nm 級) — 已進入早期開發階段
• 7A (次 1nm 級) — 也已進入早期開發階段

陳立武是在波士頓舉行的 J.P. Morgan 第 54 屆年度全球科技、媒體與通訊大會上，討論 Intel 製程路線圖時透露了此資訊。這顯示 Intel 正在規劃一條跨越多世代的埃米級路線圖，目光遠超 14A。

總結

Intel 基礎 14A 節點採用 RibbonFET 2 環繞閘極 (GAA) 電晶體與 PowerDirect 背面供電技術，相較於 Intel 18A，可提供高達 30% 的晶片密度提升。報導中的 14A2 變體則考慮導入雙面供電架構與更緊密的 21nm M0 間距，以在密度上與對手抗衡。其關鍵里程碑為 2026 年 10 月的 PDK 0.9 釋出、2028 年的風險試產，以及 2029 年的高量產。此時間表比台積電報導的 2028 年 A14 生產目標晚了約一年。放眼未來，Intel 已在開發 10A 與 7A 等更先進的製程節點。

這種雙面架構的目標，是實現比基礎 14A 更緊密的金屬間距 (metal pitch) 和更高的電晶體密度。具體規格如下：

• 基礎 14A 的 M0 金屬間距： 28nm
• 14A2 目標 M0 金屬間距： 約 21nm，透過雙面供電架構實現的雙重曝影 (Double Patterning) 增強技術達成

由於基礎 14A 已宣稱相較於 18A 可提升約 30% 的晶片密度，14A2 變體理論上能帶來更大的密度增益，不過 Intel 目前尚未公布 14A2 的具體數據。

驅動這項變革的主因

這項技術轉向被視為直接回應台積電 A14 (1.4nm 級) 與三星 SF1.4 競爭壓力的策略。隨著 1.4nm 競賽白熱化，Intel 需要一個超越基礎 14A 節點的密度差異化優勢。雙面供電被認為是達成此目標的途徑，但這也帶來了技術挑戰，包括電阻增加以及需要開發新型複合供電結構等問題。

關鍵路線圖里程碑 (Intel 14A / 14A2)

Intel 執行長陳立武 (Lip-Bu Tan) 已提供最新的時間表指引。下表根據近期報導與 Intel 官方披露，彙整了關鍵里程碑：

陳立武將 0.9 版的 PDK 稱為 14A 製程的「聖盃」(Holy Grail)，強調這是客戶參與的關鍵檢查點。此時間表相較於先前預計 2027 年風險試產的目標，大約延後了一年。

與台積電、三星的時間表比較

台積電計劃在 2028 年開始其 A14 製程的生產。多家其他來源也證實了台積電 A14 在 2028 年量產的目標。值得注意的是，台積電 A14 的第一個版本將不包含背面供電；搭載背面電源軌的 A14P 變體則計劃於 2029 年推出。

三星雖被提及為 1.4nm 競爭格局的一部分，但所提供的來源中並未確立其 SF1.4 的風險試產或量產時間表。

關鍵結論： Intel 公布的 2029 年量產目標，比台積電報導中的 2028 年 A14 生產時程大約落後一年。不過，陳立武曾表示，他認為 Intel 14A 的時程與台積電 A14 相當接近，兩者均定位於 1.4nm 級別。三星的時程則相對不明確。

14A 之外的更宏大藍圖

執行長陳立武據報已證實，Intel 已經啟動了兩個超越 14A 的晶片製程節點開發：

• 10A (1nm 級) — 已進入早期開發階段
• 7A (次 1nm 級) — 也已進入早期開發階段

陳立武是在波士頓舉行的 J.P. Morgan 第 54 屆年度全球科技、媒體與通訊大會上，討論 Intel 製程路線圖時透露了此資訊。這顯示 Intel 正在規劃一條跨越多世代的埃米級路線圖，目光遠超 14A。

總結

Intel 基礎 14A 節點採用 RibbonFET 2 環繞閘極 (GAA) 電晶體與 PowerDirect 背面供電技術，相較於 Intel 18A，可提供高達 30% 的晶片密度提升。報導中的 14A2 變體則考慮導入雙面供電架構與更緊密的 21nm M0 間距，以在密度上與對手抗衡。其關鍵里程碑為 2026 年 10 月的 PDK 0.9 釋出、2028 年的風險試產，以及 2029 年的高量產。此時間表比台積電報導的 2028 年 A14 生產目標晚了約一年。放眼未來，Intel 已在開發 10A 與 7A 等更先進的製程節點。