對Humufish而言，Google的運算晶片將由內部製造，MediaTek則負責後端設計。這款晶片預計於2027年下半年推出 。根據Aletheia Capital的估算，Humufish的晶片面積約為9至10倍光罩尺寸（reticle size），基板尺寸約13,700平方毫米（16倍光罩尺寸），對CoWoS來說既太大又太貴——因此EMIB-T成了預設封裝方案，CoPoS則作為備案 。

簡而言之，Google需要一種能擴展到CoWoS在經濟上難以應付的「巨型封裝」解決方案，而EMIB-T正是答案。

技術優勢：EMIB-T與CoWoS的根本差異

EMIB-T和CoWoS在架構上有本質的不同。CoWoS將每個晶片安裝在一個橫跨整個封裝的大型矽中介層上——這是一個成本高昂的矽片，隨著封裝尺寸增大，邊緣的矽材料會被浪費 。相比之下，EMIB只將微小的矽橋嵌入有機基板中，而且僅放置在晶片需要連接的地方，其餘部分則使用低成本的有機材料 。

這種差異常被比喻為「城市級高速公路網路（CoWoS）」與「河上的橋樑（EMIB）」。對Humufish約10倍光罩尺寸的晶片來說，成本和擴展性的優勢是決定性的。

90%良率懸崖：比聽起來更難的問題

根據《The Information》引述四位知情人士的說法，Google已向Intel下單，要求其在2028年生產超過300萬顆TPU 。業界分析認為，這主要是先進封裝的委託，因為Intel自身的製程節點在先進邏輯上無法與台積電競爭 。

然而，這個產量目標直接撞上了一個製造業的現實：Intel的EMIB-T在Humufish專案中僅達到大約90%的技術驗證良率 。分析師郭明錤指出，考量到Intel的EMIB生產歷史，這是一個正面訊號，但業界FCBGA組裝良率的基準是98%以上 。郭明錤明確警告，從90%爬到98%可能**「比從0%做到90%更困難」** 。

做為參考，台積電2026年5.5倍光罩尺寸CoWoS的目標量產良率為98%——一個顯著更高的基準 。這個良率差距意味著，Intel必須解決一個極其困難的製造爬坡問題，才能使300萬顆的產量在經濟上可行。對於單價數百甚至數千美元的高價值AI加速器，每損失一個百分點的良率，都直接轉化為數千萬美元的營收損失。

Intel正在馬來西亞擴建其代號「Project Pelican」的先進封裝廠，預計於2026年啟用 。即便如此，為單一客戶、以新技術變體（EMIB-T）達到數百萬顆的高良率產出，對Intel的代工封裝業務來說將是前所未有的挑戰。

諷刺的矛盾：Intel自家旗艦處理器棄用EMIB

Google押注EMIB-T最尷尬的一點或許在於：Intel自己即將推出的Diamond Rapids Xeon處理器將不會使用EMIB。 根據SemiAnalysis的報導（透過LinkedIn），「Intel在Diamond Rapids中放棄EMIB轉向UCIe……Diamond Rapids很可能使用UCIe over substrate作為長距離晶片到晶片互連」。Intel已在ISSCC展示了基於UCIe的晶片間鏈路 。

這造成了尖銳的諷刺：Intel正在向Google推銷EMIB-T作為其旗艦外部封裝客戶，同時卻在內部為自己的主力伺服器CPU放棄了這項技術。 理由是，對於類似單晶片的CPU小晶片，UCIe over standard substrate能以更低的成本和複雜度提供足夠的頻寬——但這在外界看來極為尷尬。

Intel等於是在要求市場信任EMIB能承載Google300萬顆TPU的產量，而他們自己的頂級產品團隊卻選擇了另一種互連標準。正如SemiAnalysis所言：「Intel『最好的』封裝技術——是給所有人用的，除了Intel自己」。

註：關於Diamond Rapids的設計細節來自產業分析師報告和SemiAnalysis的LinkedIn貼文，這些消息可信但非Intel官方確認 。

結論

Google押注EMIB-T，是在CoWoS產能嚴重受限的當下，對Intel封裝技術投下的信任票。對於約10倍光罩尺寸的超大晶片，EMIB-T確實提供了真正的成本和擴展優勢。但Intel面臨著艱鉅的良率爬坡（從90%到98%以上），以及從未在該技術上實現過的數百萬顆年產量。Diamond Rapids棄用EMIB的矛盾，更凸顯了Intel在對外推廣這項技術的同時，卻讓自家最高量產的產品轉向另一種標準的現實。

對Humufish而言，Google的運算晶片將由內部製造，MediaTek則負責後端設計。這款晶片預計於2027年下半年推出 。根據Aletheia Capital的估算，Humufish的晶片面積約為9至10倍光罩尺寸（reticle size），基板尺寸約13,700平方毫米（16倍光罩尺寸），對CoWoS來說既太大又太貴——因此EMIB-T成了預設封裝方案，CoPoS則作為備案 。

簡而言之，Google需要一種能擴展到CoWoS在經濟上難以應付的「巨型封裝」解決方案，而EMIB-T正是答案。

技術優勢：EMIB-T與CoWoS的根本差異

EMIB-T和CoWoS在架構上有本質的不同。CoWoS將每個晶片安裝在一個橫跨整個封裝的大型矽中介層上——這是一個成本高昂的矽片，隨著封裝尺寸增大，邊緣的矽材料會被浪費 。相比之下，EMIB只將微小的矽橋嵌入有機基板中，而且僅放置在晶片需要連接的地方，其餘部分則使用低成本的有機材料 。

這種差異常被比喻為「城市級高速公路網路（CoWoS）」與「河上的橋樑（EMIB）」。對Humufish約10倍光罩尺寸的晶片來說，成本和擴展性的優勢是決定性的。

90%良率懸崖：比聽起來更難的問題

根據《The Information》引述四位知情人士的說法，Google已向Intel下單，要求其在2028年生產超過300萬顆TPU 。業界分析認為，這主要是先進封裝的委託，因為Intel自身的製程節點在先進邏輯上無法與台積電競爭 。

然而，這個產量目標直接撞上了一個製造業的現實：Intel的EMIB-T在Humufish專案中僅達到大約90%的技術驗證良率 。分析師郭明錤指出，考量到Intel的EMIB生產歷史，這是一個正面訊號，但業界FCBGA組裝良率的基準是98%以上 。郭明錤明確警告，從90%爬到98%可能**「比從0%做到90%更困難」** 。

做為參考，台積電2026年5.5倍光罩尺寸CoWoS的目標量產良率為98%——一個顯著更高的基準 。這個良率差距意味著，Intel必須解決一個極其困難的製造爬坡問題，才能使300萬顆的產量在經濟上可行。對於單價數百甚至數千美元的高價值AI加速器，每損失一個百分點的良率，都直接轉化為數千萬美元的營收損失。

Intel正在馬來西亞擴建其代號「Project Pelican」的先進封裝廠，預計於2026年啟用 。即便如此，為單一客戶、以新技術變體（EMIB-T）達到數百萬顆的高良率產出，對Intel的代工封裝業務來說將是前所未有的挑戰。

諷刺的矛盾：Intel自家旗艦處理器棄用EMIB

Google押注EMIB-T最尷尬的一點或許在於：Intel自己即將推出的Diamond Rapids Xeon處理器將不會使用EMIB。 根據SemiAnalysis的報導（透過LinkedIn），「Intel在Diamond Rapids中放棄EMIB轉向UCIe……Diamond Rapids很可能使用UCIe over substrate作為長距離晶片到晶片互連」。Intel已在ISSCC展示了基於UCIe的晶片間鏈路 。

這造成了尖銳的諷刺：Intel正在向Google推銷EMIB-T作為其旗艦外部封裝客戶，同時卻在內部為自己的主力伺服器CPU放棄了這項技術。 理由是，對於類似單晶片的CPU小晶片，UCIe over standard substrate能以更低的成本和複雜度提供足夠的頻寬——但這在外界看來極為尷尬。

Intel等於是在要求市場信任EMIB能承載Google300萬顆TPU的產量，而他們自己的頂級產品團隊卻選擇了另一種互連標準。正如SemiAnalysis所言：「Intel『最好的』封裝技術——是給所有人用的，除了Intel自己」。

註：關於Diamond Rapids的設計細節來自產業分析師報告和SemiAnalysis的LinkedIn貼文，這些消息可信但非Intel官方確認 。

結論

Google押注EMIB-T，是在CoWoS產能嚴重受限的當下，對Intel封裝技術投下的信任票。對於約10倍光罩尺寸的超大晶片，EMIB-T確實提供了真正的成本和擴展優勢。但Intel面臨著艱鉅的良率爬坡（從90%到98%以上），以及從未在該技術上實現過的數百萬顆年產量。Diamond Rapids棄用EMIB的矛盾，更凸顯了Intel在對外推廣這項技術的同時，卻讓自家最高量產的產品轉向另一種標準的現實。