Google 次世代 TPU 倒戈 Intel EMIB-T 封裝，背後竟是台積電 CoWoS 產能告急

EMIB-T 相較 CoWoS 的技術優勢

標準 EMIB 已用於英特爾的 FPGA 和 Sapphire Rapids Xeon 多年，但它缺乏高功率 AI 加速器所需的電源傳輸與光罩尺寸擴展能力。EMIB-T 透過在嵌入式橋接器中直接加入矽穿孔（TSV）解決了這個問題，實現了垂直電源傳輸和 HBM4 等級的支援。關鍵架構優勢包括：

• 無需大型矽中介層 – EMIB 僅在晶粒連接處嵌入小型橋接器，降低材料成本並簡化結構。
• 更佳的熱膨脹匹配 – 由於沒有大型中介層橫跨整個封裝，因此降低了熱膨脹係數不匹配的問題。
• 更大的光罩尺寸擴展性 – EMIB-T 可超越 CoWoS-S 約 3.3 倍光罩尺寸的限制。Bernstein 分析師估計 EMIB-T 支援比當前 CoWoS 產品更大的封裝尺寸。英特爾表示 EMIB 在 2024 年支援 6 倍光罩尺寸，目標在 2026 年達到 8 倍，2028 年達到 12 倍。
• 更高的理論良率 – 由於橋接器體積小且位置局部，一個橋接器的缺陷不會報廢整個中介層，而 CoWoS 的大型單體中介層則可能發生此情況。
• 可用的產能 – 英特爾的 EMIB 產線尚未完全利用，而所有主要的 CoWoS 產能都已預售至 2027 年。

取捨：在最頂尖的 AI 設計中，CoWoS 在最大頻寬密度和 HBM 鄰近性方面仍保持領先。EMIB-T 正縮小差距，但尚未在高端超越 CoWoS。

規模、良率與 8 個百分點的差距

根據 The Information 報導，並由摩根士丹利證實，此交易涉及 Google 為 2028 年的生產預訂超過 300 萬顆 TPU。這是挑戰所在：英特爾必須交付一項從未以如此規模為外部客戶部署過的技術。

良率是核心矛盾。 天風國際分析師郭明錤首先指出，英特爾的 EMIB-T 封裝在 Humufish TPU 的技術驗證中已達到約 90% 的良率。然而，量產標準約為 98%，留下了一個關鍵的 8 個百分點差距。作為參考，台積電 2026 年 5.5 倍光罩尺寸 CoWoS 的良率目標也是從 98% 起跳。90% 的良率意味著每 10 個組裝模組就有 1 個報廢；98% 則降至每 50 個中 1 個。

其他挑戰包括：

• 執行風險：英特爾企業副總裁 John Pitzer 承認，先前對 2025 年封裝業務的預期「過於樂觀」。該公司也將部分 EMIB 生產外包給 Amkor 位於韓國的工廠。
• 時間表：Humufish TPU 的設計定案預計在 2026 年底，生產樣品在 2027 年下半年。
• 產能擴張：英特爾預計 18A 節點產能在 2028 年前翻倍，愛爾蘭的 Intel 3 晶圓廠產能同期成長 80%。

諷刺的矛盾：Diamond Rapids

這個故事最引人注目之處在於：英特爾正在爭取 Google 成為外部 EMIB 客戶，同時卻將自家旗艦 Xeon 平台遷離 EMIB。英特爾下一代伺服器 CPU Diamond Rapids（192 核心，預計 2026-2027 年推出）很可能採用 UCIe 晶片間互連技術搭配標準有機基板，而非 EMIB。在 ISSCC 上，英特爾展示了在標準有機基板上以高速運行的 UCIe-S 鏈路，其數據速率是同級 3nm 設計的 3 倍，頻寬密度則是其 2.8 倍。

這意味著：

• Sapphire Rapids（2023 年）和 Granite Rapids 使用 EMIB 來拼接運算晶粒。
• Diamond Rapids 預計採用更簡單、更便宜的 UCIe-over-substrate 方案，避開 EMIB 的複雜性和成本。
• 然而英特爾現在卻將同樣的 EMIB 技術作為高階 CoWoS 替代方案賣給 Google。

這個矛盾凸顯了 EMIB 的價值主張高度取決於使用場景：對於 Google 的大型 AI 加速器，它解決了產能短缺問題並提供了具成本效益的擴展方案；而對於英特爾自家的 Xeon 來說，透過 UCIe 在有機基板上實現的信號傳輸進步，使得嵌入式橋接方法變得多餘，且對於高階 CPU 封裝來說成本過高。