量子電腦要走向商用，關鍵從來不只是把實體量子位元堆得更多。系統還得壓低錯誤、容納大量控制與讀取線路、在極低溫下可靠地串接多個處理器，最後更要證明：它能在真實客戶問題上，帶來足以抵銷成本與複雜度的效益。

IBM 與 Intel 正好代表兩條不同路線。IBM 聚焦超導量子硬體的錯誤緩解與模組化低溫架構；Intel 則發展矽自旋量子位元，並把量子處理器定位為 CPU、GPU 旁的專用運算加速器。兩者都在解決量子規模化的難題，但距離「普遍可行的商用量子運算」仍有一段路。

IBM 的時空 PEC：先丟掉可辨識的錯誤，再處理剩餘雜訊

IBM 提出的 時空機率性錯誤消除（spacetime probabilistic error cancellation，時空 PEC），並非宣稱已能完整修正所有量子錯誤，而是把兩種錯誤處理手法結合。

第一步是以基於時空碼的錯誤偵測層，在量子電路的量子位元與不同時間步驟間布置輔助量子位元與檢查機制。凡是不符合檢查條件的執行結果，便會被標記並透過「後選」（post-selection）捨棄。接著，IBM 對未被偵測到的殘餘錯誤施作 機率性錯誤消除（PEC）：藉由取樣經過不同修改的電路版本，再以加權統計方式估計並抵銷雜訊影響。

這項差別很重要。它屬於錯誤緩解，不是能讓邏輯量子位元長期可靠執行的容錯量子錯誤校正。它可望讓現有含雜訊處理器的結果更接近正確值，卻不能把今日的實體量子位元直接變成可無限穩定運算的邏輯量子位元。

63 倍究竟代表什麼？

研究人員在 IBM 的超導量子處理器 ibm_aachen 上，以橫場伊辛模型模擬測試這項組合方法。預印本指出，該協定在六個 Trotter 步驟內，能把平均磁化強度恢復至統計不確定度範圍內；與未搭配後選的 PEC 相比，推估取樣額外成本最高降低 63 倍。

這是值得注意的數字，但適用範圍必須看清楚：它比較的是這項實驗中用於估計結果的取樣成本，不等於總執行時間縮短 63 倍，更不代表通用型量子電腦獲得 63 倍加速。後選本身會捨棄一部分量測結果，而 PEC 是否有效，也仰賴對噪聲建立足夠準確的模型。

此外，成果目前是 arXiv 預印本，而非已經同儕審查、證明能廣泛實現容錯運算的展示。 比較務實的解讀是：若可先找出並排除可辨識的故障執行，再把昂貴的緩解資源集中處理其餘錯誤，含雜訊量子運算可用的範圍或許能再往前推進；不過，主動錯誤校正與邏輯量子位元仍不可或缺。

IBM 為何連「量子冰箱」都得重做

對超導量子處理器來說，低溫系統本身就是擴展限制。每個量子位元都需要控制與讀取連線；當處理器數量增加，傳統低溫設備中的線路密度與模組間互連會愈來愈難處理。

IBM 已將兩個箱型低溫單元連成同一運作環境，並冷卻至 15 毫開爾文以下；兩個模組之間藉由具熱屏蔽的隧道讓量子纜線通過。每個單元仍採用成熟的稀釋式冷凍技術，但箱型設計可讓模組並排配置，提供更多空間容納佈線與晶片間連接。IBM 表示，單一模組的真空外殼可提供最多為其廣泛使用量子系統 12 倍的佈線空間。

商業意義在於架構選擇。IBM 並非只押注把單一處理器塞進愈來愈受限的一台冷凍機，而是希望以短距離、受保護的互連串接多個處理器。這種做法可望在擴增處理能力時，減少長距離外部連線帶來的路由複雜度。

Nighthawk、1,000 個可程式化量子位元與 Starling

IBM 計畫把 Nighthawk 處理器裝入這套模組化系統，作為驗證架構的下一步。其路線圖提出：到 2027 年，在串聯處理器上達成至少 1,000 個可程式化量子位元；並於 2029 年推出規劃中的容錯系統 IBM Quantum Starling。1718

這些都是路線圖目標，不是已交付的能力。不過，它們反映 IBM 的判斷：錯誤處理、模組化硬體、晶片互連、佈線與低溫運作其實是同一個規模化問題的不同面向，不能各自獨立處理。

Intel 的不同賭注：矽量子位元與混合式運算堆疊

Intel 執行長陳立武（Lip-Bu Tan）將量子處理器描述為第三類運算硬體，未來會在特定應用中與 CPU、GPU 並行協作。在這種模式裡，傳統處理器與加速器負責編排工作流程與一般運算；量子處理器則只處理量子演算法確實能帶來明顯優勢的任務。5

這比「量子電腦將取代傳統電腦」更受限，卻也更接近商業現實。一套可用的量子工作流程，必須證明它的硬體、軟體與維運複雜度，值得勝過持續進步的高效能運算與 AI 系統。

Tunnel Falls：供研究界使用的矽自旋平台

Intel 的 Tunnel Falls 是一款 12 量子位元矽自旋量子處理器，已提供研究社群使用。它的用途是協助研究量子位元操作、特性量測、製造與擴展，並探索能否運用半導體產業式的製程方法來擴大規模。Intel 將它定位為通往全堆疊商用量子系統的一步，而非商用產品本身。

矽自旋量子位元的戰略吸引力，在於其潛在可製造性：若技術成熟，或可借重傳統半導體生產累積的製程技術與品質控制能力。不過，Tunnel Falls 仍是研究規模的裝置，這項潛力尚未在容錯運算所需的規模上獲得驗證。

Horse Ridge II：把控制電子設備拉近量子位元

Intel 同樣得面對控制問題。Horse Ridge II 是其低溫量子控制晶片計畫，目標是讓量子位元與負責操控、讀取它們的傳統電子設備更緊密整合。Intel 將低溫控制列為量子系統工作的要件之一；相關報導指出，Horse Ridge II 約在 4 開爾文運作。

把部分控制功能移近低溫環境，目的在於降低對大量室溫纜線的依賴；隨系統規模擴大，這些線束可能成為瓶頸。Tunnel Falls 與 Horse Ridge II 合起來看，顯示 Intel 同時押注量子位元技術，以及驅動量子位元所需的周邊控制堆疊。

競賽擁擠，市場仍未獲證明

業界時程正集中在 2020 年代末。微軟表示，Majorana 2 的工作支持其在 2029 年前建成具商業實用性量子機器的目標；微軟也稱，新系統的量子位元平均壽命約為 20 秒。這些是公司公布的里程碑與目標，並不等於已有容錯量子電腦投入商業部署。29

亞馬遜高階主管 Peter DeSantis 的預測則更審慎：第一批具商業實用性的小型量子電腦可能還要 5 至 7 年才會出現。6 這個時間窗指向 2030 年代初，也凸顯硬體里程碑與可重複創造商業價值之間的差異。

Intel 對錯誤校正、應用場景，以及「究竟誰會買單」的重視，點出了量子運算商用化最核心的缺口。更多量子位元、更好的低溫系統、較低的錯誤緩解成本，都是必要進展，但任何一項都不能單獨證明市場需求。

真正的決勝點，是混合式 CPU—GPU—量子工作流程能否在客戶問題上，交付經驗證的經濟效益，而且效果必須優於傳統系統可達成的水準。 現階段，IBM 的時空 PEC 與模組化低溫架構，以及 Intel 的矽自旋與控制硬體布局，都是重要的工程進展；它們更應被視為讓實用量子運算成為可能的準備，而不是量子運算已全面商用的證明。

量子電腦要走向商用，關鍵從來不只是把實體量子位元堆得更多。系統還得壓低錯誤、容納大量控制與讀取線路、在極低溫下可靠地串接多個處理器，最後更要證明：它能在真實客戶問題上，帶來足以抵銷成本與複雜度的效益。

IBM 與 Intel 正好代表兩條不同路線。IBM 聚焦超導量子硬體的錯誤緩解與模組化低溫架構；Intel 則發展矽自旋量子位元，並把量子處理器定位為 CPU、GPU 旁的專用運算加速器。兩者都在解決量子規模化的難題，但距離「普遍可行的商用量子運算」仍有一段路。

IBM 的時空 PEC：先丟掉可辨識的錯誤，再處理剩餘雜訊

IBM 提出的 時空機率性錯誤消除（spacetime probabilistic error cancellation，時空 PEC），並非宣稱已能完整修正所有量子錯誤，而是把兩種錯誤處理手法結合。

第一步是以基於時空碼的錯誤偵測層，在量子電路的量子位元與不同時間步驟間布置輔助量子位元與檢查機制。凡是不符合檢查條件的執行結果，便會被標記並透過「後選」（post-selection）捨棄。接著，IBM 對未被偵測到的殘餘錯誤施作 機率性錯誤消除（PEC）：藉由取樣經過不同修改的電路版本，再以加權統計方式估計並抵銷雜訊影響。

這項差別很重要。它屬於錯誤緩解，不是能讓邏輯量子位元長期可靠執行的容錯量子錯誤校正。它可望讓現有含雜訊處理器的結果更接近正確值，卻不能把今日的實體量子位元直接變成可無限穩定運算的邏輯量子位元。

63 倍究竟代表什麼？

研究人員在 IBM 的超導量子處理器 ibm_aachen 上，以橫場伊辛模型模擬測試這項組合方法。預印本指出，該協定在六個 Trotter 步驟內，能把平均磁化強度恢復至統計不確定度範圍內；與未搭配後選的 PEC 相比，推估取樣額外成本最高降低 63 倍。

這是值得注意的數字，但適用範圍必須看清楚：它比較的是這項實驗中用於估計結果的取樣成本，不等於總執行時間縮短 63 倍，更不代表通用型量子電腦獲得 63 倍加速。後選本身會捨棄一部分量測結果，而 PEC 是否有效，也仰賴對噪聲建立足夠準確的模型。

此外，成果目前是 arXiv 預印本，而非已經同儕審查、證明能廣泛實現容錯運算的展示。 比較務實的解讀是：若可先找出並排除可辨識的故障執行，再把昂貴的緩解資源集中處理其餘錯誤，含雜訊量子運算可用的範圍或許能再往前推進；不過，主動錯誤校正與邏輯量子位元仍不可或缺。

IBM 為何連「量子冰箱」都得重做

對超導量子處理器來說，低溫系統本身就是擴展限制。每個量子位元都需要控制與讀取連線；當處理器數量增加，傳統低溫設備中的線路密度與模組間互連會愈來愈難處理。

IBM 已將兩個箱型低溫單元連成同一運作環境，並冷卻至 15 毫開爾文以下；兩個模組之間藉由具熱屏蔽的隧道讓量子纜線通過。每個單元仍採用成熟的稀釋式冷凍技術，但箱型設計可讓模組並排配置，提供更多空間容納佈線與晶片間連接。IBM 表示，單一模組的真空外殼可提供最多為其廣泛使用量子系統 12 倍的佈線空間。

商業意義在於架構選擇。IBM 並非只押注把單一處理器塞進愈來愈受限的一台冷凍機，而是希望以短距離、受保護的互連串接多個處理器。這種做法可望在擴增處理能力時，減少長距離外部連線帶來的路由複雜度。

Nighthawk、1,000 個可程式化量子位元與 Starling

IBM 計畫把 Nighthawk 處理器裝入這套模組化系統，作為驗證架構的下一步。其路線圖提出：到 2027 年，在串聯處理器上達成至少 1,000 個可程式化量子位元；並於 2029 年推出規劃中的容錯系統 IBM Quantum Starling。1718

這些都是路線圖目標，不是已交付的能力。不過，它們反映 IBM 的判斷：錯誤處理、模組化硬體、晶片互連、佈線與低溫運作其實是同一個規模化問題的不同面向，不能各自獨立處理。

Intel 的不同賭注：矽量子位元與混合式運算堆疊

Intel 執行長陳立武（Lip-Bu Tan）將量子處理器描述為第三類運算硬體，未來會在特定應用中與 CPU、GPU 並行協作。在這種模式裡，傳統處理器與加速器負責編排工作流程與一般運算；量子處理器則只處理量子演算法確實能帶來明顯優勢的任務。5

這比「量子電腦將取代傳統電腦」更受限，卻也更接近商業現實。一套可用的量子工作流程，必須證明它的硬體、軟體與維運複雜度，值得勝過持續進步的高效能運算與 AI 系統。

Tunnel Falls：供研究界使用的矽自旋平台

Intel 的 Tunnel Falls 是一款 12 量子位元矽自旋量子處理器，已提供研究社群使用。它的用途是協助研究量子位元操作、特性量測、製造與擴展，並探索能否運用半導體產業式的製程方法來擴大規模。Intel 將它定位為通往全堆疊商用量子系統的一步，而非商用產品本身。

矽自旋量子位元的戰略吸引力，在於其潛在可製造性：若技術成熟，或可借重傳統半導體生產累積的製程技術與品質控制能力。不過，Tunnel Falls 仍是研究規模的裝置，這項潛力尚未在容錯運算所需的規模上獲得驗證。

Horse Ridge II：把控制電子設備拉近量子位元

Intel 同樣得面對控制問題。Horse Ridge II 是其低溫量子控制晶片計畫，目標是讓量子位元與負責操控、讀取它們的傳統電子設備更緊密整合。Intel 將低溫控制列為量子系統工作的要件之一；相關報導指出，Horse Ridge II 約在 4 開爾文運作。

把部分控制功能移近低溫環境，目的在於降低對大量室溫纜線的依賴；隨系統規模擴大，這些線束可能成為瓶頸。Tunnel Falls 與 Horse Ridge II 合起來看，顯示 Intel 同時押注量子位元技術，以及驅動量子位元所需的周邊控制堆疊。

競賽擁擠，市場仍未獲證明

業界時程正集中在 2020 年代末。微軟表示，Majorana 2 的工作支持其在 2029 年前建成具商業實用性量子機器的目標；微軟也稱，新系統的量子位元平均壽命約為 20 秒。這些是公司公布的里程碑與目標，並不等於已有容錯量子電腦投入商業部署。29

亞馬遜高階主管 Peter DeSantis 的預測則更審慎：第一批具商業實用性的小型量子電腦可能還要 5 至 7 年才會出現。6 這個時間窗指向 2030 年代初，也凸顯硬體里程碑與可重複創造商業價值之間的差異。

Intel 對錯誤校正、應用場景，以及「究竟誰會買單」的重視，點出了量子運算商用化最核心的缺口。更多量子位元、更好的低溫系統、較低的錯誤緩解成本，都是必要進展，但任何一項都不能單獨證明市場需求。

真正的決勝點，是混合式 CPU—GPU—量子工作流程能否在客戶問題上，交付經驗證的經濟效益，而且效果必須優於傳統系統可達成的水準。 現階段，IBM 的時空 PEC 與模組化低溫架構，以及 Intel 的矽自旋與控制硬體布局，都是重要的工程進展；它們更應被視為讓實用量子運算成為可能的準備，而不是量子運算已全面商用的證明。