答案已發布19 個來源
High-NA EUV卡在晶片尺寸？ASML用12吋光罩布局AI資料中心晶片
ASML與台積電共同推動High NA EUV從6吋光罩轉向12吋光罩，合作也開放其他採用者與供應商加入，鎖定輝達等業者設計的大型AI與資料中心晶片。[13] High NA將數值孔徑由0.33提高至0.55，帶來更細緻圖形與8奈米關鍵尺寸，但現行6吋光罩搭配非等倍光學，會使單次曝光面積縮小。[14] 雙方目標在2031年建立12吋光罩試產線，2033年讓系統具備先進節點量產就緒條件；外部報導估計生產力可提升約40%，但ASML公開說法未在提供摘錄中量化該增幅。[8][13]
發布者使用 GPT-5.6 Terra 編輯圖片由 GPT Image 2 生成
研究答案
重點整理
- ASML與台積電共同推動High NA EUV從6吋光罩轉向12吋光罩，合作也開放其他採用者與供應商加入，鎖定輝達等業者設計的大型AI與資料中心晶片。[13]
- High NA將數值孔徑由0.33提高至0.55，帶來更細緻圖形與8奈米關鍵尺寸，但現行6吋光罩搭配非等倍光學，會使單次曝光面積縮小。[14]
- 雙方目標在2031年建立12吋光罩試產線，2033年讓系統具備先進節點量產就緒條件；外部報導估計生產力可提升約40%，但ASML公開說法未在提供摘錄中量化該增幅。[8][13]
AI 提示詞
openai.comCreate a landscape editorial hero image for this Studio Global article: What did ASML announce about working with major chipmakers to adapt its latest High NA extreme ultraviolet (EUV) lithography tools for produ. Article summary: ASML announced a joint industry initiative with TSMC—open to other High NA adopters and suppliers—to transition High NA EUV lithography from today’s 6 inch photomasks to 12 inch masks.. Topic tags: general web, ai, workflow, productivity, code. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumb
對AI晶片來說，製程技術不只要「刻得更細」，也得能處理「做得更大」的裸晶（die）。ASML宣布與台積電（TSMC）共同發起產業合作計畫，推動High-NA極紫外光（EUV）微影從沿用多年的6吋光罩，轉向12吋光罩；計畫也對其他High-NA採用者與供應商開放。核心目標是保留High-NA的精細圖形能力，同時讓它適用於輝達及其他業者所設計、面積極大的AI與資料中心處理器。13
問題在哪裡：解析度提升，單次可曝光面積卻變小
現行EUV平台採用0.33數值孔徑（NA）的光學系統，可提供適合大型晶片的完整曝光視場。High-NA則把NA提高到0.55，能改善解析度；不過，它採用非等倍（anamorphic）光學設計，在維持現有6吋光罩格式時，單一方向的可曝光視場會縮小。換句話說，High-NA可以刻出更細的線路，卻較難以一次曝光涵蓋最大的AI／資料中心晶片面積。14
ASML表示，EXE系列High-NA平台可達到8奈米關鍵尺寸（critical dimension），面向未來具更小特徵尺寸的晶片世代。14
5
這也是12吋光罩的意義：它可望突破視場大小與「拼接」（stitching）限制。當大型晶片不必依賴那麼多次分割曝光後再拼接，晶圓廠可提高生產效率、降低製造成本，也更能發揮High-NA的優勢。13
目前哪些公司正在使用或評估？
- Intel進度最領先。其自2024年起進行實驗後，已在2026年將High-NA設備用於部分Panther Lake處理器的生產。
6
- Intel與SK海力士（SK hynix）曾被點名為規劃採用High-NA的業者；Intel及其他晶片廠也持續測試設備。
4
- 台積電是12吋光罩倡議的正式共同主導者，規劃先以既有6吋光罩導入High-NA，再逐步轉向大尺寸光罩。
13
- 三星電子已宣布擴大與ASML在High-NA上的合作，計畫將技術用於未來DRAM製造，並加入12吋光罩倡議。
11
值得留意的是，現有資料並不足以確認台積電、三星或SK海力士各自明確的量產時點；對三者一概宣稱將在2027年至2028年量產的說法，缺乏本次資料所能充分支持的證據。4
11
35
時程：2031年試產，2033年瞄準先進節點量產就緒
ASML與台積電設定的目標是：
- 2031年：建立12吋光罩試產線；
- 2033年：讓12吋光罩High-NA微影系統達到支援先進製程量產的就緒程度。
外部報導將這套大光罩方案的預期生產力提升描述為約40%。ASML在官方公告中則確認其方向是提高生產力、降低成本，但在所提供的公告摘錄裡，並未對增幅提出量化數字。8
13
這個約40%的預期，不應與ASML現役NXE:3800E的數據混為一談：NXE:3800E的吞吐量為每小時220片晶圓，較NXE:3600D高37%；那是現行機種的規格比較，並非12吋光罩High-NA方案的預估效益。1
為何這件事值得關注？
High-NA EUV原本解決的是先進晶片持續微縮時的解析度問題，但大型AI加速器與資料中心處理器又提出另一項要求：單顆晶片不能因曝光視場受限而付出過多拼接、步驟與成本。ASML與台積電推動12吋光罩，正是要把「更細」與「更大」兩個需求放到同一條量產路線上處理。能否依2031年、2033年的目標推進，將影響High-NA EUV是否能從早期導入，擴大為大型AI晶片製造的重要工具。13
Studio Global AI
繼續深入研究
這個頁面包含附來源佐證的答案，你可以在 Studio Global 內繼續追問。
大家也會問
「High-NA EUV卡在晶片尺寸？ASML用12吋光罩布局AI資料中心晶片」的簡短答案是什麼？
ASML與台積電共同推動High NA EUV從6吋光罩轉向12吋光罩，合作也開放其他採用者與供應商加入，鎖定輝達等業者設計的大型AI與資料中心晶片。[13]
最值得優先驗證的重點是什麼？
ASML與台積電共同推動High NA EUV從6吋光罩轉向12吋光罩，合作也開放其他採用者與供應商加入，鎖定輝達等業者設計的大型AI與資料中心晶片。[13] High NA將數值孔徑由0.33提高至0.55，帶來更細緻圖形與8奈米關鍵尺寸，但現行6吋光罩搭配非等倍光學，會使單次曝光面積縮小。[14]
接下來在實務上該怎麼做？
雙方目標在2031年建立12吋光罩試產線，2033年讓系統具備先進節點量產就緒條件；外部報導估計生產力可提升約40%，但ASML公開說法未在提供摘錄中量化該增幅。[8][13]