華為 Tau 定律：用「縮短時間」取代一味縮小電晶體的晶片賭注

華為提出的 Tau（τ）Scaling Law，Tau 縮放定律，試圖把半導體進步的核心問題從「電晶體還能做多小」，改為「訊號與資料能跑多快」。在取得先進微影設備受限的背景下，這是一條以晶片架構、互連與系統整合爭取效能的路線：不必只靠更尖端的製程節點，也要減少資料搬運與訊號傳播所花的時間。718

Tau 定律與摩爾定律差在哪裡？

傳統的晶片演進高度依賴製程微縮：在相同面積塞進更多、更小的電晶體，藉此提升效能與能源效率。華為的論點是，當元件尺寸已接近原子尺度時，連接各模組的導線、記憶體存取，以及資料在系統內流動所造成的延遲，愈來愈可能成為瓶頸。

Tau 定律因此倡議以「時間縮放」補充甚至取代單純的「幾何縮放」：從元件、電路、晶片一路到整套電子系統，持續壓低訊號傳播延遲與執行時間。718

這不表示電晶體微縮從此失去價值。較精確的解讀是：華為主張，效能、能效與密度也可透過更好的邏輯配置、佈線方式及系統整合來改善，從而降低對最尖端微影節點的絕對依賴。717

LogicFolding：把常溝通的邏輯模組放得更近

華為將 LogicFolding 視為實現 Tau 定律的架構方法。依公司公布內容及相關報導，這項設計會以三維方式重組邏輯，讓經常交換資料的功能模組在空間上更接近，藉此縮短原本橫跨晶片的長距離導線，並降低關鍵訊號路徑的延遲。479

華為公布的路線圖，是在 2026 年推出雙層晶片，並在 2031 年朝三層架構前進；公司與相關報導將此方向連結到約 55% 的電晶體密度提升，以及「等效 1.4 奈米」的密度目標。345

不過，「等效」兩字不能略過。這是指藉由 3D 架構與先進整合所達成的密度效果，不是宣稱華為已能以真正的 1.4 奈米製程蝕刻電晶體。這項目標也設定在 2031 年，並非當前已經獲得獨立驗證的量產能力。513

已經落地了多少？有跡象，但證據仍不完整

華為在 2026 年 5 月、於上海舉行的 IEEE 國際電路與系統研討會（ISCAS）公開發表 Tau 定律與 LogicFolding。華為表示，這套原則旨在壓縮訊號傳播延遲，並逐步提高電晶體密度。7

公司也稱，過去六年間已依這套更廣義的方法設計並量產 381 款晶片。這顯示 Tau 定律並非只停留在概念階段；但目前公開資訊沒有提供可由第三方逐一核對的晶片清單、製造良率資料，或能將這套方法效果單獨量化的每瓦效能比較。12

就產品規畫而言，報導指出首款採雙層 LogicFolding 的晶片預計在 2026 年上市，後續路線圖也把這個概念延伸到未來的 Ascend AI 加速器。這些都是實作方向的訊號，但在最終產品、實測數據與量產資料完整揭露前，仍應視為公司規畫與主張。4519

真正的考題：不是命名，而是量產

3D 整合在理論上能縮短資料與訊號的行程，但不會自動消除製造難題。獨立報導指出，散熱、EDA（電子設計自動化）工具支援與良率，都是關鍵障礙。25

實務上，垂直互連的可靠性、測試與除錯、可修復性，以及封裝成本，也都會決定這條路是否可行。因此，判斷 LogicFolding 成功與否，不能只看「等效節點」標籤；更值得觀察的是未來產品是否能以獨立測試證明：

• 真實工作負載下更高的每瓦效能；
• 穩定且可重複的量產良率；
• 可控的溫度與長期可靠性；
• 在可取得的製程與封裝產能下，仍具競爭力的整體成本。

對華為而言，這是一條繞開製程競賽的戰略路線

Tau 定律契合華為在受限環境下尋求晶片進展的策略：與其只追逐最先進的微影設備，不如把更多籌碼押在架構、封裝、互連與系統級協同設計。路透將這項倡議描述為華為試圖在持續微縮電晶體的既有模式之外，開闢另一條進步路徑。1718

創辦人任正非則把這套框架形容為華為突破困境、維持生存的重要途徑。這反映其戰略份量很高，但不代表技術優勢已在大規模量產條件下獲得獨立證實。21

至於商業表現，Mate 80 系列在 2026 年 7 月下旬被市場追蹤資料估計累計銷量已超過 800 萬部，顯示華為高階手機生態系仍有需求；但這些數字並非經稽核的公司財報揭露，也不能單靠銷量來證明 Tau 定律或 LogicFolding 的技術效果。

歸根究柢，Tau 定律的出發點並不難理解：當「搬資料」逐漸比「做運算」更拖慢系統時，從多個層級縮短延遲確實有技術價值。真正尚待回答的問題是，LogicFolding 能否把這個合理方向，轉化為足以對抗頂尖晶圓代工製程、而且能穩定量產並符合成本效益的優勢。