Synopsys、Cadence 與 Siemens，爭奪代理式晶片設計主導權

DAC 2026 釋放出一個明確訊號：代理式 AI（agentic AI）已從 EDA 的展示功能，升級為 Synopsys、Cadence 與 Siemens EDA 之間的平台級競爭。217

三家公司不再只把 AI 描述成能回答問題、撰寫 RTL 或搜尋文件的聊天助手。它們正在打造能夠拆解工程目標、呼叫既有 EDA 工具、解讀量測結果，並持續執行「規劃—驗證—修正」循環的長時間運作智慧體。217

真正的戰略問題也因此改變：最後勝出的未必是擁有最強通用模型的供應商，而可能是最能把智慧體連接至設計資料、確定性求解器、驗證證據、資安控制與量產簽核流程的公司。

EDA 為何從 Copilot 走向 Agent？

傳統 EDA 工具通常負責明確且界線清楚的工作，例如邏輯合成、模擬、形式驗證、布局繞線、時序分析與實體簽核。代理式 EDA 則在這些工具之上加入規劃和協調層。

典型工作流可能包括：

1. 理解設計目標或目前的失敗狀態；
2. 選擇適用的工具與子任務；
3. 產生或修改 RTL、約束條件、測試程式或設定；
4. 執行確定性的模擬、形式檢查或實體分析；
5. 讀取指標、日誌、波形或反例；
6. 根據結果提出下一輪修改，並重複整個流程。

代理式實體設計研究也將類似流程定義為：理解自然語言設計目標、呼叫 EDA 工具、分析輸出、修改設定或原始碼，再根據量測到的結果品質反覆改善。1

這與 Copilot 的差異相當關鍵。Copilot 通常建議工程師下一步怎麼做；代理式工作流則能在工程師設定的目標與限制內，自主負責一連串操作。

Synopsys：以 AgentEngineer 建立自主程度階梯

Synopsys 以 L1–L5 自主程度路線整理其策略，方向是從 AI 輔助和引導式自動化，逐步走向更獨立的工程工作流，最終跨越多個設計領域。由於這套分級是 Synopsys 自身用來描述產品路線的框架，而不是業界通用的認證標準，因此不宜把 L1–L5 視為普遍適用的能力證書。

實際核心是 AgentEngineer。Synopsys 在 DAC 展示了一個協調器，能把驗證目標拆成較小的工作，安排專業化智慧體、呼叫 EDA 工具、檢查結果，並在閉環中持續推進。Synopsys 與 NVIDIA 將其描述為可長時間自主執行的晶片及電子系統設計工作流。314

Synopsys 強調自主驗證、根因分析與除錯收斂。公司公布的示範數據宣稱，驗證至有效 RTL 的時間最快可縮短至原本的五十分之一，覆蓋率則提升 20%；但這些是供應商自行公布的結果，並非獨立基準測試。19

另一項與 Microsoft Discovery 合作的 Synopsys 工作流，初步評估顯示除錯週期可縮短 25% 至 40%。這同樣應視為早期評估，而不是普遍適用的量產基準。17

從 RTL 延伸到熱模擬

Synopsys 並未把代理式概念局限於數位邏輯。其 DAC 策略也涵蓋熱模擬等需要大量物理計算的電子系統工作流：智慧體可以協助建立模擬、執行分析、評估輸出，再調整流程。透過 Ansys 產品組合，Synopsys 所謂「從矽到系統」的定位也超越單純 RTL 到 GDS 的流程。1417

如果同一套協調層能同時處理驗證與系統級物理分析，Synopsys 就能把代理式 EDA 描繪成連續的工程環境，而不是多個彼此孤立的 AI 助手。這也是它主打的廣度優勢。

Cadence：專業智慧體與持續性的設計脈絡

Cadence 採取了不同路線。其公開定位集中在由高階 AI 超級智慧體協調多個專業智慧體，相關報導使用過 AuraStack、AgentStack 與 ChipStack AI Super Agent 等名稱。不過，現有材料對產品命名的佐證並不完全一致，因此以 AgentStack 和 ChipStack AI Super Agent 作為較穩妥的稱呼。218

Cadence 最具特色的概念是 Mental Model（心智模型）。智慧體不只依賴眼前的提示，而是試圖維持結構化、且針對特定設計的上下文，包括專案約束、歷史紀錄、設計意圖與累積決策。

這對晶片設計尤其重要。某個局部看似合理的修改，可能破壞整體時序預算、封裝限制、功耗目標，或與先前的架構決策衝突。持續性的設計脈絡，正是讓智慧體不只「看懂一句指令」，而是理解整個設計系統的基礎。

Cadence 也在強調多物理場加速，讓智慧體能跨越電氣、熱、機械與流體效應思考，評估某項設計決策對系統層面的影響，而非只看數位指標。1718

從策略角度看，Cadence 的競爭重點是架構完整性與上下文。它要打造的不是只會自動化某一個階段的工具，而是能把設計視為一個具有持續記憶、且受多重互動約束的系統。

Siemens：以自我驗證建立可信任的自主性

Siemens EDA 則以 Fuse EDA AI Agent 主打信任。核心設計是自我驗證迴路：智慧體提出的動作，必須先交由 Siemens 的確定性、物理基礎引擎檢查，結果才能繼續往下走。2

Fuse 採用可擴展的 Model Context Protocol（MCP，模型上下文協定） 架構，讓統一協調層能連接 RTL、驗證、類比與客製化設計、布局繞線及實體簽核等領域的工具與工程資訊。2

這直接回應自主工程最核心的風險：語言模型可能提出聽起來合理、但在物理上無法成立的方案。自我驗證工作流則把權威檢查交給領域工具；如果時序、幾何、物理或形式約束否決某個動作，智慧體可以利用這些證據重新排序計畫並再次嘗試。

Siemens 還把代理式 EDA 延伸至更廣泛的數位線索。其願景不只涵蓋晶片實作，也能把設計決策連結至製造規劃與供應鏈排程。換句話說，Siemens 的差異化不只是自主程度，而是讓自主行為受到工業證據與後端執行結果約束。

NVIDIA：正在成為共同基礎設施層

NVIDIA 並非以傳統 EDA 供應商的方式取代三大巨頭，而是提供支撐代理式 EDA 的多個基礎層；這也讓它可能成為未來工程技術棧中的共同依賴點。

NVIDIA 已投資 Synopsys 20 億美元，並透過多年合作推進 AI 工程與加速 EDA 工作負載。13

這套基礎設施包括：

• 加速運算： Grace Blackwell 可用於模擬與 AI 推論。Synopsys 表示，NVIDIA NIM 推論微服務讓其生成式 AI Copilot 的資訊取得時間提升至 2 倍；NVIDIA 則公布 Ansys Fluent 某項空氣動力模擬案例相較 CPU 快 34 倍。這些都是特定使用案例的結果，不代表所有 EDA 工作負載都能獲得相同加速。1516
• 模型與協調： Synopsys 在 DAC 展示的工作流使用 NVIDIA Nemotron、NVIDIA Agent Toolkit 與 OpenShell 執行及治理智慧體。314
• 物理加速： NVIDIA 的 CUDA-X 與 PhysicsNeMo 函式庫，旨在支援模擬密集型工程工作流。2
• CPU 效能： Vera CPU 瞄準傳統 EDA 仍不可或缺的高計算量與序列性工作。NVIDIA 表示正與 Cadence、Synopsys 合作最佳化應用程式；公布測試顯示 Cadence Jasper 與 Synopsys VCS 的效能約提升 1.5 倍，但這些數字同樣是供應商報告。45

因此，EDA 正形成一場分層競爭：EDA 公司掌握設計資料庫、領域工具與簽核流程；NVIDIA 則提供運算、模型、協調元件與執行環境。客戶可能因此取得更快的工作流，但也必須思考未來多少工程技術棧會依賴同一套硬體與軟體平台。

Kimi K3 證明了什麼，又沒有證明什麼？

Kimi K3 的展示為 EDA 巨頭的發布提供了另一個參照。根據 Kimi 自身技術資料，K3 在一次 48 小時自主執行中，使用開源 EDA 工具與 Nangate 45 nm 標準元件庫，為奈米級模型設計、最佳化並驗證晶片。該設計面積約 4 平方毫米，並在模擬中以 100 MHz 完成時序收斂。17

這是有意義的概念驗證：它顯示基於大型語言模型的智慧體，確實能在受限條件下，把架構、RTL 生成、最佳化、驗證與時序分析串成一條自主流程。17

但這並不代表商用 EDA 工具或專業晶片設計團隊已經過時。該實驗使用的是成熟的 45 nm 參考流程，相較當前先進製程約落後二十年；它沒有證明 AI 能處理現代製程設計套件、先進時序與功耗收斂、類比設計、可測試性設計、IP 整合、可靠性分析、製造限制或量產簽核。

此外，外界流傳其效能比當代晶片低 20 至 30 倍，但目前沒有足夠獨立證據，不能把這個數字視為受控基準測試。這項成果主要仍是來自專案自身材料的技術展示，而不是獨立重現的量產評估。

較謹慎的結論是：開源工具已能支援令人印象深刻的成熟製程展示；然而，要完成具競爭力、可製造的先進製程設計，仍高度依賴晶圓廠資料、製程庫、成熟簽核流程與專業工程知識。

為何這成為中國 EDA 廠商的切入口？

代理式 AI 為中國 EDA 公司提供了一個在「工作流層」競爭的機會，而不只是逐一複製成熟的單點工具。較具吸引力的方向包括驗證、除錯、國內部署、先進封裝，以及原生面向大型語言模型的工程介面。相關報導指出，代理式 AI 正從 RTL 生成、測試平台建立，延伸至模擬、形式驗證與除錯。17

供應材料中提到的例子包括：

• Xpeedic： 可把其訊號完整性與電源完整性能力，結合代理式的系統、封裝及先進封裝分析，讓物理證據與模擬回饋約束智慧體的決策。
• XEPIC： 發布 XEPIC Intelligent System 基礎，涵蓋智慧驗證與智慧設計系統，以及更高速的模擬方案。17
• UniVista： 描述一套能在自主研發 EDA 架構上，協調 RTL 設計、驗證、修正與最佳化的代理式設計平台。17
• Chips Z、Banxin 與 Zhiwei Chuangxin： 反映出建立自主可控工具鏈、專業設計與驗證智慧體，以及原生 LLM 工程介面的更廣泛趨勢。

目前最站得住腳的產品模式，是建立「證據迴路」：先生成假設或修正方案，再執行模擬、形式驗證或簽核工具，讀取反例與品質指標，最後把證據回饋給智慧體。這比單純要求通用模型生成一顆晶片，再不經領域檢查便相信輸出，更具工程可信度。

業界經常引用工程師約有 60% 時間花在除錯與流程性工作上，但這應視為業界估計，而非適用所有團隊的統一統計。17 真正的機會在於自動化重複性的問題分流、軌跡分析、測試建立、根因定位與回歸修復，而不是立即取代工程師。

EDA 的真正競爭，是誰能提供可信證據

DAC 2026 最重要的訊號，不是自主晶片設計已經完成，而是主要 EDA 供應商都把代理式工作流視為延伸平台優勢的下一種方式。

Synopsys 強調自主程度階梯、AgentEngineer、驗證收斂，以及從矽到系統的廣度；Cadence 強調專業智慧體協作、持續性的設計脈絡與多物理場推理；Siemens 則強調自我驗證、以 MCP 為基礎的工具整合，以及更廣泛的工業數位線索。

三者共同面對的核心挑戰是信任。一個真正有用的 EDA 智慧體，必須能說明自己改了什麼、重現整個工作流、保留設計意圖，並展示可確定、可稽核的證據，證明結果符合相關約束。

因此，短期贏家不會只是模型最會說話的供應商，而會是能安全嵌入既有設計資料、IP、資安、模擬與簽核流程，並把每次自主操作轉化為可追溯工程證據的公司。