SK 海力士據報正評估由英特爾晶圓代工製造部分 HBM4E 邏輯基底晶粒,但目前沒有已公開確認的量產協議。 HBM4E 12 層樣品最高可達每針腳 16 Gbps,功耗效率較前代提升逾 20%;同時,NVIDIA 的供應與產能承諾由 1,190 億美元增至 2,790 億美元,凸顯 AI 記憶體供應的重要性。
研究答案

Create a landscape editorial hero image for this Studio Global article: What is the reported but unconfirmed plan for SK Hynix to outsource production of HBM4E base dies to Intel Foundry, why is SK Hynix consider. Article summary: SK Hynix is reportedly evaluating—not signing—a deal under which Intel Foundry would fabricate some HBM4E logic base dies alongside TSMC. The apparent objective is to lower cost, secure capacity, and reduce reliance on o. Topic tags: general, news, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
這項消息的核心,不是 SK 海力士已經決定「改用英特爾」,而是它據報正在評估一種台積電加英特爾的雙重供應模式:由英特爾晶圓代工製造下一代 HBM4E 堆疊所需的部分邏輯基底晶粒,同時延續與台積電的合作。SK 海力士、英特爾與台積電目前都沒有公開確認量產協議,因此現階段應視為評估中的方案,而非已定案的生產安排。2
3
4
這個策略的邏輯並不複雜。隨著 AI 晶片製造商積極確保高頻寬記憶體(HBM)供應,基底晶粒已從配角變成成本與供應鏈管理上的關鍵元件。若能認證第二家供應商,SK 海力士就有機會分散風險、管理成本與產能,並在與台積電協商價格和產能時取得更多籌碼,而不必放棄既有的台積電關係。
HBM 是將多層 DRAM 垂直堆疊在一層邏輯晶片之上。這層邏輯晶片通常稱為 base die(基底晶粒),它不像上方的 DRAM 層主要負責儲存資料,而是協助管理記憶體介面、傳送訊號,並把 HBM 堆疊連接到周邊的 AI 加速器封裝。隨著 HBM 走向更寬的連接介面和更低的功耗,SK 海力士也指出,邏輯晶粒的重要性正持續提高。7
在 HBM4 上,SK 海力士採用台積電 12 奈米級邏輯製程來製造基底晶粒。相關產業報導指出,這類基底晶粒的製造成本可能約為核心 DRAM 晶粒的 3 至 4 倍。這樣的成本差距,讓記憶體製造商有動機尋找額外的生產路徑;對客製化程度較低的產品而言,最先進的製程也未必總是必要。2
4
15
雙重供應還能降低對單一晶圓代工廠的依賴。前提是英特爾能在良率、功耗、可靠度及封裝相容性等方面達到要求,SK 海力士才可能把部分產量分配給英特爾、其餘交由台積電。至於兩家供應商的實際分工比例與量產時間表,目前仍沒有公開資訊。
SK 海力士已向主要客戶出貨 12 層 HBM4E 樣品。公司表示,這些樣品最高可達每針腳 16 Gbps,功耗效率則較前一代提升逾 20%。1
5
這些規格之所以受到關注,是因為 HBM 已成為現代 AI 系統效能的核心之一。更快的記憶體能更迅速地供應資料給 AI 加速器,而較佳的功耗效率則有助於降低大型 AI 部署的耗電與散熱負擔。但效能越高,也代表從 DRAM、基底晶粒到最終封裝,每個環節都必須具備穩定且可擴大的量產能力。
市場需求升溫的同時,供應環境也更加緊張。NVIDIA 的供應與產能承諾據報由 1,190 億美元增至 2,790 億美元,其中記憶體採購是重要推動因素。這個數字涵蓋更廣泛的供應鏈和基礎設施承諾,並不代表 NVIDIA 對 SK 海力士單一一家公司的 HBM 採購金額;但它反映出,AI 產業正努力確保每個關鍵生產環節的供應。
HBM 涉及多項彼此相連、但不能混為一談的技術。用晶圓製程製造邏輯基底晶粒,是其中一個環節;把 HBM 堆疊與 AI 加速器組合成最終產品封裝,則是另一個環節。
台積電 CoWoS 是一系列 2.5D 先進封裝技術,透過高密度互連結構,把 AI 加速器與多組 HBM 整合在同一封裝中。英特爾 EMIB(Embedded Multi-die Interconnect Bridge,嵌入式多晶粒互連橋接)則是在封裝基板內嵌小型矽橋,建立高密度的晶粒對晶粒連接。
相關報導稱,SK 海力士已測試以英特爾 EMIB 為基礎的封裝方式整合 HBM,並評估相關材料與零組件。 因此,英特爾可能在供應鏈的兩個層面扮演角色:
不過,這兩種可能性必須分開看。測試封裝技術,不能證明英特爾將負責製造基底晶粒;基底晶粒通過認證,也不代表英特爾已成為完整 AI 封裝的供應商。
對英特爾而言,即使只取得 SK 海力士規模有限的訂單,也可能是英特爾晶圓代工業務爭取外部客戶的重要案例。這將展示英特爾能否把製造與先進封裝能力,應用於 HBM 這種要求高、成長快的 AI 關鍵元件。當然,真正的商業影響仍取決於英特爾能否從評估階段走到通過認證,並實現可重複的量產。
對台積電來說,如果只是失去潛在基底晶粒計畫的一部分,短期財務影響可能有限。更值得注意的是策略層面的訊號:一個可信的替代供應商,可能削弱台積電在 HBM 邏輯製造上的獨家優勢,並提高 SK 海力士在價格與產能談判上的議價能力。但由於目前尚未公布實際產量分配,這仍只是可能的結果,而非已經發生的變化。2
三星電子與美光也可能關注這項發展。報導指出,兩家公司曾評估英特爾封裝方案的相容性,但這不等於已公布採用計畫。若要形成更廣泛的供應鏈轉向,仍須先證明 EMIB 能符合客戶對效能、功耗、成本與量產可靠度的要求。
潛在的 HBM 合作並非兩家公司第一次出現商業連結,但兩者不能直接畫上等號。2020 年,英特爾同意以 90 億美元出售 NAND 記憶體與儲存業務給 SK 海力士,交易內容包括 SSD 業務、NAND 資產及中國大連廠。交易首階段金額為 70 億美元,並於 2021 年 12 月完成。
此外,市場也曾報導 SK 海力士可能成為英特爾俄亥俄州晶圓廠的合作夥伴。SK 海力士否認收購計畫,而這項消息與 HBM4E 基底晶粒方案是兩回事。不過,兩者都顯示外界正在觀察記憶體大廠與英特爾晶圓代工、先進封裝業務擴大合作的可能性。
目前最合理的解讀,是把英特爾方案視為 SK 海力士的供應鏈避險策略。基底晶粒成本據報偏高,AI 客戶正提前鎖定產能,而 HBM4E 對邏輯、功耗與封裝提出更高要求,這些因素都讓尋找第二個供應來源具有吸引力。
但第二個供應商只有在能交出量產規模的結果時才真正有用。英特爾必須證明其方案能達到所需的良率、功耗特性、可靠度、智慧財產整合能力,以及與 SK 海力士 HBM 生產流程的相容性。
在 SK 海力士、英特爾或台積電正式確認生產協議與產量分配之前,最準確的結論是:SK 海力士正在探索把英特爾納入台積電之外的潛在供應選項,而不是已經全面取代台積電。
Studio Global AI
這個頁面包含附來源佐證的答案,你可以在 Studio Global 內繼續追問。
SK 海力士據報正評估由英特爾晶圓代工製造部分 HBM4E 邏輯基底晶粒,但目前沒有已公開確認的量產協議。
SK 海力士據報正評估由英特爾晶圓代工製造部分 HBM4E 邏輯基底晶粒,但目前沒有已公開確認的量產協議。 HBM4E 12 層樣品最高可達每針腳 16 Gbps,功耗效率較前代提升逾 20%;同時,NVIDIA 的供應與產能承諾由 1,190 億美元增至 2,790 億美元,凸顯 AI 記憶體供應的重要性。
英特爾可能在兩個不同環節參與:製造基底晶粒,以及以 EMIB 協助先進封裝;任何測試或認證,都不代表 SK 海力士已把量產訂單從台積電轉走。