華為「韜（τ）定律」拆解：LogicFolding 能否在 2031 年做到 1.4nm 等效密度？

華為到底宣布了什麼？

2026 年 5 月 25 日，在上海舉行的 IEEE 電路與系統國際研討會（IEEE ISCAS 2026）上，華為半導體業務總裁、科學家委員會主任何庭波發表主題演講〈半導體新路徑探索與實踐〉，公布華為所稱的「韜（τ）定律」與 LogicFolding 架構。 16

最受矚目的，是華為提出的長期目標：到 2031 年，讓高階晶片的電晶體密度達到相當於 1.4nm、也就是 14A 級製程的水準。 14

不過，「1.4nm 等效密度」與「能夠製造真正的 1.4nm 晶片」是兩回事。華為目前公布的是透過電路設計、架構與系統協同最佳化，提升單位面積可容納的電晶體數量；這並不是宣布華為或其合作晶圓代工廠已經具備獨立量產 1.4nm 製程的能力。

從「幾何縮微」轉向「時間縮微」

傳統半導體進步常以製程節點作為重要指標：電晶體尺寸越小，通常能在相同面積內放入更多元件，並有機會降低功耗、提升效能。這種思路可概括為「幾何縮微」。

華為提出的 τ 定律，則希望把另一個問題放到更核心的位置：訊號從一個運算單元傳到另一個運算單元，需要花多少時間？

華為將這種方向稱為「時間（τ）縮微」，重點不只是把元件做得更小，而是從元件、電路、晶片到整個系統，協同降低訊號傳播與資料交換的延遲。換句話說，衡量晶片進步的標準，不能只看電晶體尺寸，也要看整套運算系統處理資訊的效率。 16

LogicFolding 如何發揮作用？

LogicFolding 是華為搭配 τ 定律提出的核心架構。華為表示，這項技術能突破傳統平面式電路布局的限制，重新安排邏輯元件，縮短關鍵訊號路徑，並降低互連線路的電阻、電容與負載。 14

其整體思路涵蓋多個層級：

• 元件層級： 優化電晶體與互連結構，降低電阻、寄生電容等會增加時間常數的因素。
• 電路層級： 透過 LogicFolding 縮短關鍵路徑，讓邏輯電路在更有效率的布局中容納更多元件。
• 晶片層級： 讓軟體、架構與硬體配合實際工作負載，改善指令流與資料流的處理效率。
• 系統層級： 減少晶片之間的通訊與記憶體存取延遲，提升多元件協同運算的效率。 1

因此，LogicFolding 更接近一套設計方法與架構策略，而不是新的光刻製程。製程節點仍然重要，但晶片的實際表現也會受到電路布局、互連、封裝、記憶體架構、軟體與工作負載影響。

「381 款晶片」代表什麼？

華為表示，過去六年以 τ 定律框架設計並量產了 381 款晶片，涵蓋智慧手機與人工智慧運算等應用。 16

這項數字是華為用來說明相關理念已經進入量產實踐，而不只是停留在研究概念。不過，目前提供的報導沒有對 381 款晶片進行獨立稽核，也沒有提供統一標準下的電晶體密度、功耗與效能比較。因此，這項數字應視為華為的公司說法，而不是已獲獨立驗證、足以改寫整個產業的證據。

華為另表示，預計於 2026 年秋季推出的新一代麒麟手機處理器，將完整採用 LogicFolding。 4 這款商用晶片將成為更直接的檢驗點；未來的拆解、功耗測試與實際跑分，才能協助外界判斷相關架構是否確實帶來華為宣稱的改善。

「1.4nm 等效」不等於「1.4nm 製程」

晶片產業中的「1.4nm」或「14A」通常是某一世代製造技術的名稱或代稱，不一定代表晶片上每個結構都真的只有 1.4 奈米。即使如此，製程節點與等效密度仍不能混為一談。

至少要區分以下三種說法：

1. 真正的 1.4nm 製造節點： 晶圓製造流程本身達到與該世代技術相關的尺寸與製造能力。
2. 1.4nm 等效電晶體密度： 透過布局、架構、整合或其他設計技術，在單位面積內放入相近數量的電晶體。
3. 相近的系統效能： 在特定工作負載下，實際產品展現與 1.4nm 級晶片相若的速度或能效。

三者可能彼此相關，但並不代表同一件事。華為目前提出的是第二項目標；這項宣布本身既不能證明第一項，也不能保證第三項一定實現。 18

為何這項策略與台積電差距有關？

華為提出這條路徑，背景是其先進晶片供應鏈受到美國出口管制的長期影響。美國限制波及使用美國技術、替海思（HiSilicon）生產晶片的企業，華為也因此失去原本仰賴的先進外部製造管道，必須更多依靠包括中芯國際（SMIC）在內的中國國內供應鏈。

相關出口管制同時限制中國取得先進半導體技術與製造設備。2025 年一份引用 TechInsights 分析的報導指出，中芯國際在轉向下一代製程時仍面臨困難；華為新款筆記型電腦所使用的晶片，仍是基於較舊的 7nm N+2 製程。

這也解釋了華為為何強調設計與系統層面的進步：如果無法完全依靠最新光刻設備縮小電晶體，就必須想辦法從架構、互連、封裝與軟硬體協同中，榨取更多實際效能與密度。

華為在國內製造能力上的部分回復，早已在消費產品中顯現。2023 年推出的 Mate 60 Pro 採用中芯國際製造的國產 7nm 級處理器，讓華為在受到限制後重新推出支援 5G 的旗艦手機。

這次發布證明了什麼？

華為的簡報顯示，公司正在押注一條以設計為主導、跨層級協同的晶片演進路線，並為這條路線設定了具體里程碑：短期是 2026 年秋季推出的 LogicFolding 麒麟處理器，長期則是 2031 年達到 1.4nm 等效電晶體密度。 14

但目前仍不能據此得出以下結論：

• 華為已追上台積電最先進的製造技術；
• 中芯國際目前已能量產真正的 1.4nm 製程；
• LogicFolding 一定能在手機或人工智慧產品中帶來預測的效能與能效提升。

這些問題仍取決於製造良率、功耗、軟體相容性、實際基準測試，以及獨立技術分析。

即使如此，這項策略的戰略意義仍不容小覷。若華為能在受限製程下，透過架構與系統設計取得更高的實用密度和運算效能，就可能降低先進製造差距在實際產品上的影響。

因此，τ 定律與 LogicFolding 最適合被理解為華為試圖重新定義晶片進步方式的一次押注：問題不再只是「電晶體能縮小到多少」，而是「整個運算系統能否更有效率地傳輸與處理資訊」。至於這會成為一條持久的替代路徑，還是受限製程下的最佳化新說法，將取決於 2026 年麒麟晶片上市後的實際表現與獨立驗證。