廖恒認為,持續縮小電晶體、放大處理器並堆疊更多高頻寬記憶體(HBM)的主流路線,最終會碰上難以突破的物理限制;這是華為的判斷,並非已獲業界一致證實。[2][3] NVIDIA 不斷擴大 AI 加速器及其記憶體配置,正凸顯晶片面積、功耗、散熱、互連與製造難度同步上升的問題。[42] 華為提出 Tau Scaling Law,將優化重點從電晶體幾何尺寸轉向縮短信號與資料在晶片及整個運算系統中的傳輸時間;LogicFolding 則是配套的晶片架構。[4][5]
研究答案

Create a landscape editorial hero image for this Studio Global article: What did Huawei Fellow and chief semiconductor scientist Liao Heng argue about the physical limits facing Western chipmakers such as Nvidia,. Article summary: Liao’s core claim was that the Western industry’s established route—ever smaller transistors, ever larger processors, and more attached memory—will eventually hit hard physical limits.. Topic tags: general web, ai, workflow, code, regulation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbna
華為 Fellow、半導體首席科學家廖恒在一場長達數小時的公開訪談中,提出一個直接但仍具爭議的判斷:西方晶片業長期依賴的發展路線——把電晶體做得更小、把處理器做得更大,再連接更多記憶體——不可能無止境延續,終究會受到硬性的物理限制。
這套說法一方面是華為對產業下一階段的解讀,另一方面也正好對應了華為在美國制裁下所面對的現實:當企業難以取得最尖端的製程設備時,能否不把所有希望都寄託在「更先進的節點」上?
廖恒將 NVIDIA、台積電、英特爾、三星等業者所採用的主流方向,概括為持續縮小電晶體並在有限空間中塞入更多運算能力。他認為,這種方式不可能永久帶來性能提升,因為晶片與系統規模擴大後,會同時面對多重限制。
NVIDIA 的 AI 加速器正是他用來說明這項趨勢的例子:處理器晶粒或封裝越做越大,周邊搭配的高頻寬記憶體(HBM)也越來越多。這樣的設計可以增加運算與資料吞吐量,但也會讓面積、功耗、散熱、訊號互連及量產難度彼此牽制。
換句話說,問題不只是「還能不能再放入更多電晶體」,而是整個系統能否把電力送進去、把熱排出去,並讓資料及時抵達正確的位置。廖恒形容,一旦跨過這條界線,持續擴張可能引發類似「雪崩」的連鎖問題。
不過,這仍是廖恒的產業判斷,而非已經形成共識的科學結論。外部專家對華為所提出方法的新穎程度及最終影響仍有不同看法,實際產品表現將是更關鍵的驗證。
美國制裁已切斷華為與部分關鍵先進晶片製造供應商的連結,包括荷蘭 ASML 的先進光刻設備。這使華為若只以追逐最新製程節點作為競爭策略,難度大幅提高。
因此,華為試圖將主要優化目標從「電晶體尺寸有多小」轉向「訊號和資料移動得有多快」。這不代表製程尺寸不再重要,而是希望透過晶片架構、電路布局與系統設計,降低資料傳輸所需的時間,從其他層面取得性能及有效密度的提升。
Tau(τ)Scaling Law 是華為提出的半導體發展框架。傳統的幾何微縮主要關注電晶體尺寸、線寬及單位面積能容納多少元件;Tau Scaling Law 則把信號在晶片及運算系統中的傳播時間,視為重要的優化指標。
華為表示,若能縮短信號傳播延遲及系統執行時間,就有機會改善性能、能源效率及有效電晶體密度。這是對摩爾定律式幾何微縮的一種替代思路,但目前仍需透過實際產品證明其能否在大規模商用環境中成立。
LogicFolding 是建立在 Tau Scaling Law 之上的晶片架構。其目標不是單純把電晶體尺寸繼續縮小,而是從邏輯電路及系統架構著手,改善電路布局、訊號傳輸與整體有效密度,以取得性能增益。
華為表示,預計於 2026 年稍後推出的麒麟智慧型手機處理器,將是首批採用 LogicFolding 的產品。晶片上市後,再由產業研究機構及拆解公司檢視其實際設計與表現,將成為外界第一次較具意義的驗證。這也是判斷它究竟是實質架構創新,還是主要停留在技術宣傳層面的重要時點。
在解釋 AI 運算產業時,NVIDIA 執行長黃仁勳曾以「五層蛋糕」概括整個價值鏈,涵蓋能源、晶片與運算基礎設施、雲端資料中心、AI 模型及應用層。
廖恒則以更細緻的「18 層寶塔」描述同一個複雜系統。這座寶塔由下而上,涉及礦產與原材料、電子化學品、製造設備、電晶體製程、晶片封裝、晶片架構、編譯器與軟體、演算法、模型及最終應用等環節。
兩個比喻的差別,在於觀察尺度不同:黃仁勳的五層蛋糕方便快速說明 AI 產業的主要區塊;廖恒的 18 層寶塔則把每個大區塊再拆開,凸顯從材料、設備到軟體和模型之間的相互依賴。任何一層出現短板,都可能限制整條產業鏈的上限。
廖恒的更大政策含意是,在戰略競爭與出口管制持續之際,美國與中國都不能再假設自己永遠能自由使用同一條高度整合的全球供應鏈。對華為而言,這意味著要推動更完整的中國半導體製造及供應體系,從設備、材料與製造,到架構、軟體及應用建立協同能力。
現有資料支持華為整合中國供應鏈的方向,但對於廖恒是否明確主張美中必須各自建立兩套完全獨立、完整自給的生態系統,直接細節相對有限。因此,較穩妥的理解是:他強調的是供應鏈自主與跨層協作的重要性,而不是已經證實全球晶片產業會立即完全分裂成兩個封閉市場。
廖恒的論點把晶片競爭從「誰能做出最小電晶體」重新拉回「誰能更有效率地讓資料穿過整個系統」。這確實為受制於先進光刻設備的華為提供了另一種競爭敘事,也可能促使業界更重視封裝、互連、架構及軟體協同。
但 Tau Scaling Law 和 LogicFolding 是否足以縮小華為與 NVIDIA、台積電、英特爾及三星之間的差距,不能只靠概念或比喻判斷。首款採用這套架構的麒麟處理器,及其在 2026 年稍後上市後接受的研究與拆解,才會提供較直接的答案。
Studio Global AI
這個頁面包含附來源佐證的答案,你可以在 Studio Global 內繼續追問。
廖恒認為,持續縮小電晶體、放大處理器並堆疊更多高頻寬記憶體(HBM)的主流路線,最終會碰上難以突破的物理限制;這是華為的判斷,並非已獲業界一致證實。[2][3]
廖恒認為,持續縮小電晶體、放大處理器並堆疊更多高頻寬記憶體(HBM)的主流路線,最終會碰上難以突破的物理限制;這是華為的判斷,並非已獲業界一致證實。[2][3] NVIDIA 不斷擴大 AI 加速器及其記憶體配置,正凸顯晶片面積、功耗、散熱、互連與製造難度同步上升的問題。[42]
華為提出 Tau Scaling Law,將優化重點從電晶體幾何尺寸轉向縮短信號與資料在晶片及整個運算系統中的傳輸時間;LogicFolding 則是配套的晶片架構。[4][5]