High NA EUV 正把晶片設備競爭,從共同的技術路線圖變成「誰先採用、誰先承擔成本」的策略選擇。 英特爾已在部分 Intel 18A 製程層與 Panther Lake 產品中,使用 ASML EXE 系列 High NA EUV 進行高量製造。
研究答案

Create a landscape editorial hero image for this Studio Global article: How is ASML’s roughly $400 million High-NA EUV lithography technology reshaping competition and strategy in the semiconductor industry—parti. Article summary: High-NA EUV is shifting competition from a shared equipment roadmap to a strategic timing choice: Intel is using early adoption to demonstrate a process-leadership comeback, while TSMC is prioritizing cost-effective scal. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
ASML 的 High-NA EUV 被視為先進微影技術的下一個關鍵台階。它仍使用 13.5 奈米極紫外光,但將數值孔徑(numerical aperture)由傳統 EUV 的 0.33 提高至 0.55,理論上可帶來更高解析度,並在部分關鍵圖形上減少多重圖案化步驟。
然而,一台 High-NA EUV 設備約為 4 億美元級別,導入不只是購買機器,還涉及廠房、製程驗證、良率爬坡與產能配置。因此,半導體業目前面對的問題,不是所有廠商是否最終都會採用,而是誰願意先付出成本換取學習曲線與製程主導權。
英特爾代工部門已在部分 Intel 18A 製程層,使用 ASML 的 EXE High-NA EUV 平台進行高量製造,應用於部分 Panther Lake/Core Ultra Series 3 處理器產品。
其中,相關製程層同時以傳統 NXE EUV 進行雙重資格驗證,且目前出貨良率可與傳統平台相當。這是 High-NA 從設備展示走向商業製造的重要驗證,也讓英特爾取得實際的製程學習、良率資料與設備運用經驗。
但這項進展需要精確解讀:並非整個 Intel 18A 節點,也不是所有 Panther Lake 產品,都全面改用 High-NA。雙重驗證反而顯示英特爾仍保留傳統 EUV 作為替代方案,短期內真正依賴 High-NA 的產量會受到限制。
對英特爾而言,先行導入的價值可能不只在當代產品。如果 High-NA 日後能降低圖案化複雜度、提升電晶體密度,或縮短後續節點的開發時間,英特爾便能把這段量產經驗轉化為對外爭取晶圓代工客戶的技術證明。不過,這仍取決於它能否在整體晶圓成本與良率上,證明先進設備的投入值得。
台積電採取的是更審慎的路線。公司曾表示,A16 製程不一定需要 ASML 的 High-NA EUV,並持續依賴成熟的 0.33 NA EUV,再搭配製程整合、在必要處使用多重圖案化、先進封裝,以及晶片與設計層面的改良來達成產品目標。
這項策略的優點,是台積電不必在經濟效益尚未完全明朗前,立即承擔每台數億美元設備與導入成本。對於全球最大的先進製程晶圓代工廠而言,只要既有 EUV 路線仍能滿足客戶的效能、密度與上市時程,延後採購可能更符合整體工廠經濟。
代價則是:英特爾將先取得 High-NA 的實戰學習曲線。若英特爾能把早期經驗轉化為更快的製程改善,台積電未來才開始大規模導入時,便可能需要追趕設備運用與良率優化的經驗差距。
ASML 今年 2 月表示,High-NA 系統已完成 50 萬片晶圓的處理,具備大規模生產的技術準備,並預期在未來兩至三年逐步融入廣泛製造流程。 ASML 執行長 Christophe Fouquet 之後預計,採用 High-NA 製造的第一批晶片將在數個月內出現;英特爾 7 月公布的 Panther Lake 量產進展,實際上提供了這項商業化判斷的重要佐證。
不過,High-NA 暫時還不是 ASML 財務表現的唯一主角。ASML 第二季營收為 93.3 億歐元,並將 2026 年全年營收預期上調至 430 億至 450 億歐元;公司也計畫在 2027 年及 2028 年擴充約 30% 的產能。 第二季確認的 High-NA 系統銷售只有一台,近期獲利的主要支柱仍是傳統 EUV、DUV、服務收入,以及 AI 晶片需求帶動的整體擴產。
因此,台積電延後採用會讓最昂貴設備的營收曲線更平緩,市場不會立即迎來全面性的 High-NA 採購潮。但這未必是 ASML 的長期壞消息:英特爾的量產使用降低了技術風險,台積電的等待則可能保留一個規模可觀、但較晚到來的升級週期。
這場競爭的核心,不是 High-NA 是否會讓 ASML 失去主導權,而是其營收拐點何時出現。就目前資料來看,ASML 仍是先進 EUV 微影設備不可或缺的供應商;英特爾與台積電的分歧,主要反映導入時機、工廠經濟與製程策略,而不是已有另一家供應商能在 EUV 前沿取代 ASML。
另一項需要分開觀察的風險是中國與 DUV。先進設備出口與維修限制,可能壓低 ASML 在中國的部分 DUV 服務及替換收入,並加強中國建立本土設備供應鏈的誘因,進一步令成熟製程設備市場走向分化。不過,現有資料不足以核實上海 Aishengna 所謂五台浸潤式 DUV 的量產計畫,也不足以確認每日 7,810 萬歐元回購等具體說法。即使該 DUV 計畫最終實現,對中國成熟製程供應鏈具有戰略意義,也不能視為短期內對 ASML EUV 壟斷地位的可信挑戰。
High-NA 的下一個轉折點,將取決於三件事:英特爾是否把導入範圍擴大到 Panther Lake 以外,High-NA 是否能相較成熟 EUV 降低每片晶圓的總成本,以及台積電何時由評估轉為承諾大規模採購。
這三項指標,比單看一台設備的 4 億美元價格更能決定 ASML High-NA 營收的爬坡速度,也將決定英特爾的先發優勢究竟是短期宣傳亮點,還是能真正轉化為下一代製程競爭力。
Studio Global AI
這個頁面包含附來源佐證的答案,你可以在 Studio Global 內繼續追問。
High NA EUV 正把晶片設備競爭,從共同的技術路線圖變成「誰先採用、誰先承擔成本」的策略選擇。
High NA EUV 正把晶片設備競爭,從共同的技術路線圖變成「誰先採用、誰先承擔成本」的策略選擇。 英特爾已在部分 Intel 18A 製程層與 Panther Lake 產品中,使用 ASML EXE 系列 High NA EUV 進行高量製造。
相關製程層同時通過傳統 NXE EUV 與 High NA EUV 的驗證,產出良率相當,但不代表整個晶片或節點都依賴 High NA。