Siemens Veloce 如何替 Arm AGI CPU 降低投片前風險

西門子在 Arm AGI CPU 計畫中的角色，最準確地說是「矽前風險控管」。公開資料能支持的說法，不是西門子替 Arm 製造處理器，而是 Arm 使用西門子的 Veloce 工具，在子系統到全系統層級驗證晶片，並在實體晶片可用前提供以 FPGA 為基礎的平台給軟體團隊使用 。

對不熟晶片流程的讀者來說，tape-out／投片可理解為設計進入製造前的重大關卡；矽前驗證的目的，就是不要等首顆晶片回來才發現系統級問題。

這之所以重要，是因為 Arm AGI CPU 對 Arm 來說不是普通 CPU 發表。Arm 把它描述為公司第一款由 Arm 自行設計的資料中心 CPU，目標是代理式 AI 基礎架構，也是 Arm 從 IP 與 Compute Subsystems（CSS）延伸到量產晶片產品的一步 。

簡短答案

西門子主要在 Arm 的驗證流程中提供三個環節：

• Veloce Strato CS 做硬體輔助模擬。 西門子表示，Arm 使用 Veloce Strato CS 支援 AGI CPU 從子系統到全系統層級的驗證，並聚焦效能、延遲與功耗需求 。
• 把全系統驗證放大到更高規模。 西門子表示，Arm 使用多座 Veloce Strato CS tower，進行大規模的 AGI CPU 全系統驗證 。
• Veloce proFPGA CS 提前支援軟體。 西門子表示，Veloce proFPGA CS 用於矽前軟體開發，包括在矽晶片可用前進行驗證、驅動程式開發與系統 bring-up 。

換句話說，西門子協助 Arm 在第一顆可用矽晶片出現前，就更早測試 AGI CPU 與其軟體環境的互動。

為什麼這顆 CPU 的驗證門檻更高

Arm 將 AGI CPU 定位在代理式 AI 基礎架構，並宣稱相較於 x86 平台，每機架效能超過 2 倍 。西門子則說，這顆處理器建立在 Arm Neoverse Compute Subsystem（CSS）V3 平台上，為代理式 AI 與雲端資料中心部署提供高效能、節能運算 。

問題在於，這不是把幾個邏輯區塊各自測完就能安心的設計。西門子提到的設計脈絡包括多晶粒 CSS 架構、Neoverse V 系列核心、高速互連，以及 PCIe Gen6、NVMe、CXL 等介面 。真正棘手的是系統行為：核心、互連、I/O、功耗狀態與軟體堆疊，在資料中心式條件下會如何互相影響。

Veloce Strato CS：在矽前放大全系統驗證

Veloce Strato CS 是西門子流程中的硬體輔助模擬層。西門子將其描述為硬體輔助驗證平台，並表示它支援 Arm AGI CPU 從子系統到全系統層級的驗證 。這種層級的驗證，是為了找出單獨測試區塊時可能不會浮現的整合問題。

重點在規模。西門子表示，Arm 使用多座 Veloce Strato CS tower 進行 AGI CPU 的大規模全系統驗證 。對大型資料中心 CPU 來說，這有助於在實體晶片可用前練習更廣的系統行為，包含西門子所提的效能、延遲與功耗需求 。

西門子也表示，Arm 使用其硬體輔助驗證、模擬與原型流程，驗證 AGI CPU 所用 Neoverse V 系列 Compute Subsystem 的關鍵效能指標 。在矽前階段的價值很直接：系統級問題越早曝光，晶片團隊就越有時間調整設計與軟體流程。

Veloce proFPGA CS：讓軟體不必等晶片回來

模擬可處理硬體與系統驗證，但資料中心 CPU 還需要韌體、驅動程式與平台軟體準備好。西門子表示，Veloce proFPGA CS 用於以 FPGA 為基礎的矽前軟體開發，原型可接近即時速度運行，讓團隊在矽晶片可用前展開驗證、驅動程式開發與系統 bring-up 。

這對雲端基礎架構尤其關鍵：即使硬體目標達標，若軟體堆疊尚未就緒，導入仍可能被拖慢。FPGA 原型提供一個可操作的早期目標，讓軟體團隊在實體晶片還不可取得時先啟動帶機與除錯工作。

這些驗證不代表什麼

西門子的公布可支持一個清楚結論：Arm 正在利用大規模硬體輔助驗證與 FPGA 原型，降低 AGI CPU 在矽前階段的風險 。但它不是第三方的量產晶片效能驗證。

這點很重要，因為 Arm 宣稱 AGI CPU 相比 x86 平台可提供每機架超過 2 倍效能 。本文所用資料能確認的是：這是 Arm 發表時的效能主張；資料中沒有揭露最終 tape-out 日期，也沒有提供量產矽晶片的第三方驗證數據。

結論

西門子協助 Arm 把 AGI CPU 的驗證往晶片週期更前段移動。Veloce Strato CS 提供從子系統到全系統的模擬與驗證能力，Veloce proFPGA CS 則讓軟體團隊在矽晶片可用前進行驗證、驅動程式開發和 bring-up 。

因此，這套流程的核心目標是提前發現硬體整合、效能、功耗、延遲與軟體準備度問題。需要保留的但書也很明確：這是一套嚴謹的矽前驗證策略，不等於外部獨立證明 Arm 的最終效能宣稱。