大型 AI 叢集的瓶頸，未必只在於單顆加速器能算多快。當數千顆處理器共同訓練模型時，參數、啟動值、快取與記憶體存取必須在系統各處流動；資料傳輸、複製與同步所造成的等待，可能讓算力無法充分發揮。

華為新公布的 Atlas 960E SuperPoD、Ascend 960 路線圖與 UnifiedBus，正是以「先解互連問題」為核心的 AI 基礎設施方案。不過，以下效能、功耗與可用性數字主要來自華為產品宣告，不能視為已由第三方獨立驗證的基準測試結果。918

核心思路：讓整個叢集不再像一堆彼此孤立的伺服器

傳統大型叢集通常把 CPU、AI 加速器、儲存裝置與記憶體視為不同資源，並透過多套協定連接。華為表示，UnifiedBus 將超過 10 種互連協定整合至單一協定與記憶體語義之下，使 CPU、NPU、記憶體與 SSD 可進行直接的點對點存取。18

其實際目標是減少「等待」。在 SuperPoD 範圍內，軟體可藉由統一的全域記憶體定址空間，對跨節點記憶體進行定址；理論上，這能讓分散在不同裝置的記憶體更接近可共享的資源池，而不是每次都必須先進行顯式資料複製或協調。對於模型與中間資料已超過單一加速器本地記憶體容量的工作負載，這是設計上的關鍵。18

華為宣稱，UnifiedBus 可把互連能力從約 100 GB/s 等級提升至 TB/s 等級，往返延遲（RTT）則從約 7 微秒降至 2 微秒。這些是華為對目標架構提出的規格主張，並非與競爭系統進行一對一、獨立測試後的比較結果。18

Atlas 960E：以近封裝光學擴大 SuperPoD 規模

Atlas 960E SuperPoD 結合即將推出的 Ascend 960 處理器、UnifiedBus，以及華為的 Hi-ONE 近封裝光學（near-packaged optics，NPO）引擎。華為將其定位為採全液冷設計、面向最高 10 兆參數模型訓練與推論的 NPO SuperPoD。9

華為公布的主力配置為：

• 4,096 顆 NPU，支援統一記憶體定址
• 單一 SuperPoD 宣稱可達 FP8 8 EFLOPS 或 FP4 16 EFLOPS 9

NPO 是此設計的重點，因為隨著頻寬與叢集規模提高，純電氣連線會愈來愈難擴展。華為表示，每個 Hi-ONE 光學引擎可提供 7.2 Tbit/s；在規劃中的 4,096-NPU 系統內，約 5,500 個 Hi-ONE 引擎可取代約 48,000 個傳統 800G 光模組，並把功耗降低超過 550 kW、將可用性提高至 99.8%。這些都屬於華為對其設計的預估值。9

從機櫃到百萬 NPU：架構還有哪些拼圖？

華為也為不同層級的部署提出相應元件：

• LinkBlade：用於機櫃內互連的無線纜 UnifiedBus 元件。華為稱其可免除線纜造成的電路損耗；在 4,096-NPU SuperPoD 配置中，約可減少 196 公里銅纜。18
• LinkDevice：面向機櫃之間的光學互連。華為稱其具備 176 個 1.6 Tbit/s 連接埠、280 Tbit/s總頻寬，往返延遲最低可達 2 微秒。18
• UBG 交換器：用於在叢集層級連接多個 SuperPoD。華為表示，其拓撲可在雙層、四平面 Clos 網路中擴展至 512,000 顆 NPU；採多軌（multi-rail）拓撲時，目標可達 100 萬顆 NPU。這是架構可擴展性的主張，不代表百萬 NPU 叢集已實際部署。18

對不需要超大型 SuperPoD 的企業，華為另提供 Atlas 650E。它採用 UnifiedBus Link 2.0 的 16-NPU 全互連（full-mesh）配置；華為列出的規格包括最高 4.0 TB/s 晶片內記憶體讀寫頻寬，以及每台 16-NPU 伺服器 13.4 TB/s 的 UB Link 頻寬。20

Ascend 960 何時推出？DT 與 PR 的定位

華為稱 Ascend 960 的研發進度超出預期，規劃效能已翻倍；但該公司尚未公開足以獨立驗證這項說法的完整基準測試細節。11

目前公布的時程為：

• Ascend 960DT：定位於解碼與訓練，預定 2027 年第一季推出，比華為原先路線圖提前 三個季度。111
• Ascend 960PR：定位於預填充（prefill）與推薦／推論，預定 2027 年第三季推出，比原定時程提前 一個季度。111

華為另稱，較早一代的 Atlas 950 SuperPod 已進入大規模商用。這項說法不應與 Atlas 960E 已部署混為一談：後者仍與即將推出的 Ascend 960 世代綁定。39

與 Nvidia NVLink 相比，UnifiedBus 的位置在哪裡？

可把 UnifiedBus 視為華為對應相同大方向問題的系統級方案：與 Nvidia 的 NVLink 類加速器互連技術一樣，目標都是讓大量加速器能持續獲得資料、快速交換資訊，避免規模擴大後只增加同步負擔，而沒有轉化為有效運算。

華為所強調的差異，在於更廣泛的協定整合、SuperPoD 內的全域記憶體定址、異質元件之間的直接存取，以及把 NPO 納入 SuperPoD 層級設計。189

但目前公開資料不足以證實 UnifiedBus 與 NVLink 在頻寬、延遲、軟體成熟度、可靠性、成本或真實訓練吞吐量上孰優孰劣。資料也未顯示 UnifiedBus 是具備跨廠商治理與互通目標的開放標準；華為目前將其呈現為自有架構與產品生態系的一部分。18

真正的考驗仍在交付後

這次公布最值得注意之處，是華為把互連、光學技術、網路拓撲與記憶體語義，放到了 AI 基礎設施策略的中心。對於受通訊與記憶體容量制約、而非僅受單晶片算力限制的工作負載，這種系統設計確實可能具有戰略價值。

不過，能否證明方案有效，仍取決於後續幾件事：Ascend 960 與 Atlas 960E 是否如期出貨、真實工作負載下的訓練吞吐量與利用率、軟體工具是否易用、超大規模部署的可靠性，以及量產供應能力。現階段的 4,096-NPU SuperPoD 與百萬 NPU SuperCluster，應看作雄心勃勃的架構目標，而非已被獨立證實的成果。91118

大型 AI 叢集的瓶頸，未必只在於單顆加速器能算多快。當數千顆處理器共同訓練模型時，參數、啟動值、快取與記憶體存取必須在系統各處流動；資料傳輸、複製與同步所造成的等待，可能讓算力無法充分發揮。

華為新公布的 Atlas 960E SuperPoD、Ascend 960 路線圖與 UnifiedBus，正是以「先解互連問題」為核心的 AI 基礎設施方案。不過，以下效能、功耗與可用性數字主要來自華為產品宣告，不能視為已由第三方獨立驗證的基準測試結果。918

核心思路：讓整個叢集不再像一堆彼此孤立的伺服器

傳統大型叢集通常把 CPU、AI 加速器、儲存裝置與記憶體視為不同資源，並透過多套協定連接。華為表示，UnifiedBus 將超過 10 種互連協定整合至單一協定與記憶體語義之下，使 CPU、NPU、記憶體與 SSD 可進行直接的點對點存取。18

其實際目標是減少「等待」。在 SuperPoD 範圍內，軟體可藉由統一的全域記憶體定址空間，對跨節點記憶體進行定址；理論上，這能讓分散在不同裝置的記憶體更接近可共享的資源池，而不是每次都必須先進行顯式資料複製或協調。對於模型與中間資料已超過單一加速器本地記憶體容量的工作負載，這是設計上的關鍵。18

華為宣稱，UnifiedBus 可把互連能力從約 100 GB/s 等級提升至 TB/s 等級，往返延遲（RTT）則從約 7 微秒降至 2 微秒。這些是華為對目標架構提出的規格主張，並非與競爭系統進行一對一、獨立測試後的比較結果。18

Atlas 960E：以近封裝光學擴大 SuperPoD 規模

Atlas 960E SuperPoD 結合即將推出的 Ascend 960 處理器、UnifiedBus，以及華為的 Hi-ONE 近封裝光學（near-packaged optics，NPO）引擎。華為將其定位為採全液冷設計、面向最高 10 兆參數模型訓練與推論的 NPO SuperPoD。9

華為公布的主力配置為：

• 4,096 顆 NPU，支援統一記憶體定址
• 單一 SuperPoD 宣稱可達 FP8 8 EFLOPS 或 FP4 16 EFLOPS 9

NPO 是此設計的重點，因為隨著頻寬與叢集規模提高，純電氣連線會愈來愈難擴展。華為表示，每個 Hi-ONE 光學引擎可提供 7.2 Tbit/s；在規劃中的 4,096-NPU 系統內，約 5,500 個 Hi-ONE 引擎可取代約 48,000 個傳統 800G 光模組，並把功耗降低超過 550 kW、將可用性提高至 99.8%。這些都屬於華為對其設計的預估值。9

從機櫃到百萬 NPU：架構還有哪些拼圖？

華為也為不同層級的部署提出相應元件：

• LinkBlade：用於機櫃內互連的無線纜 UnifiedBus 元件。華為稱其可免除線纜造成的電路損耗；在 4,096-NPU SuperPoD 配置中，約可減少 196 公里銅纜。18
• LinkDevice：面向機櫃之間的光學互連。華為稱其具備 176 個 1.6 Tbit/s 連接埠、280 Tbit/s總頻寬，往返延遲最低可達 2 微秒。18
• UBG 交換器：用於在叢集層級連接多個 SuperPoD。華為表示，其拓撲可在雙層、四平面 Clos 網路中擴展至 512,000 顆 NPU；採多軌（multi-rail）拓撲時，目標可達 100 萬顆 NPU。這是架構可擴展性的主張，不代表百萬 NPU 叢集已實際部署。18

對不需要超大型 SuperPoD 的企業，華為另提供 Atlas 650E。它採用 UnifiedBus Link 2.0 的 16-NPU 全互連（full-mesh）配置；華為列出的規格包括最高 4.0 TB/s 晶片內記憶體讀寫頻寬，以及每台 16-NPU 伺服器 13.4 TB/s 的 UB Link 頻寬。20

Ascend 960 何時推出？DT 與 PR 的定位

華為稱 Ascend 960 的研發進度超出預期，規劃效能已翻倍；但該公司尚未公開足以獨立驗證這項說法的完整基準測試細節。11

目前公布的時程為：

• Ascend 960DT：定位於解碼與訓練，預定 2027 年第一季推出，比華為原先路線圖提前 三個季度。111
• Ascend 960PR：定位於預填充（prefill）與推薦／推論，預定 2027 年第三季推出，比原定時程提前 一個季度。111

華為另稱，較早一代的 Atlas 950 SuperPod 已進入大規模商用。這項說法不應與 Atlas 960E 已部署混為一談：後者仍與即將推出的 Ascend 960 世代綁定。39

與 Nvidia NVLink 相比，UnifiedBus 的位置在哪裡？

可把 UnifiedBus 視為華為對應相同大方向問題的系統級方案：與 Nvidia 的 NVLink 類加速器互連技術一樣，目標都是讓大量加速器能持續獲得資料、快速交換資訊，避免規模擴大後只增加同步負擔，而沒有轉化為有效運算。

華為所強調的差異，在於更廣泛的協定整合、SuperPoD 內的全域記憶體定址、異質元件之間的直接存取，以及把 NPO 納入 SuperPoD 層級設計。189

但目前公開資料不足以證實 UnifiedBus 與 NVLink 在頻寬、延遲、軟體成熟度、可靠性、成本或真實訓練吞吐量上孰優孰劣。資料也未顯示 UnifiedBus 是具備跨廠商治理與互通目標的開放標準；華為目前將其呈現為自有架構與產品生態系的一部分。18

真正的考驗仍在交付後

這次公布最值得注意之處，是華為把互連、光學技術、網路拓撲與記憶體語義，放到了 AI 基礎設施策略的中心。對於受通訊與記憶體容量制約、而非僅受單晶片算力限制的工作負載，這種系統設計確實可能具有戰略價值。

不過，能否證明方案有效，仍取決於後續幾件事：Ascend 960 與 Atlas 960E 是否如期出貨、真實工作負載下的訓練吞吐量與利用率、軟體工具是否易用、超大規模部署的可靠性，以及量產供應能力。現階段的 4,096-NPU SuperPoD 與百萬 NPU SuperCluster，應看作雄心勃勃的架構目標，而非已被獨立證實的成果。91118