ASML High‑NA EUV：推動次 2 奈米晶片製造的核心技術

High‑NA EUV 透過更高解析度，讓部分關鍵圖案可以在 單次曝光完成，從而簡化製程。

實際效果包括：

• 更小的電晶體與更密集的互連
• 某些關鍵層數的製程步驟減少
• 潛在更高良率與更短生產週期

因此，業界普遍認為 High‑NA EUV 是 次 2 奈米邏輯晶片與下一代記憶體縮放的重要技術基礎。

一台價值數億美元的超級設備

High‑NA EUV 被視為人類製造史上最複雜的機械之一。

關鍵特點包括：

• 單台價格：約 3.5 億至 4 億美元。
• 體積巨大：整體系統接近雙層巴士大小，由數千個精密零件組成。
• 產能：目前量產機型約 每小時 175–200 片晶圓。

由於設備價格極高，晶圓廠在投資時必須仔細評估：

是否能透過減少製程步驟、提高晶體管密度與良率，抵銷設備成本。

哪些公司正在導入 High‑NA EUV

目前導入這項設備的主要是全球最大晶片製造商。

已知或報導中的早期採用者包括：

• Intel：最早接收 High‑NA 系統之一，並與 ASML 長期共同開發。
• Samsung Electronics：已取得設備，用於未來量產線準備。
• SK hynix：導入 High‑NA 機台以加速下一代記憶體研發。

業界普遍預期，Intel、Samsung 與 SK hynix 會是最早將此技術導入量產的企業之一。

何時能看到第一批晶片

High‑NA EUV 已經從研發階段進入部署階段。

目前時間線大致如下：

• 2025 年：首批機台開始出貨給客戶。
• 2026 年：更多晶圓廠開始導入與測試。
• 2027–2028 年：預計開始大規模量產晶片。

短期內，High‑NA EUV 不會完全取代現有 EUV。標準 EUV 系統仍會在許多晶片層級持續使用，兩種設備會在先進製程中並存。

對邏輯晶片與記憶體的意義

High‑NA EUV 對不同類型晶片的價值略有不同。

邏輯晶片（CPU、GPU、AI 加速器）

對邏輯處理器而言，高解析度帶來：

• 更小的電晶體閘極
• 更密集的金屬互連
• 更高電晶體密度

這些因素直接影響晶片的 性能與能效。對 AI 加速器與高效能運算（HPC）來說，晶體管密度往往與運算能力直接相關。

記憶體晶片

記憶體同樣需要持續縮小結構尺寸。

High‑NA EUV 可支援更高密度的 先進 DRAM 製程，部分產業預測甚至可能推動 次 2 奈米 DRAM 結構 的實現，以滿足 AI 系統對高頻寬記憶體（HBM）的需求。

AI 熱潮如何推動 ASML 成長

ASML 的業務與全球晶片需求高度連動。

根據公司財報，2025 年 ASML 總營收為 327 億歐元，淨利約 96 億歐元。

公司管理層表示，客戶對未來市場的看法正在轉為更樂觀，其中最大的推力來自 人工智慧運算需求。

AI 工作負載需要：

• 更高運算密度
• 更快的 GPU 與 AI 加速器
• 更高頻寬記憶體

這些需求都直接推升先進製程晶片的產量，進而增加對 ASML EUV 設備的需求。

因此，High‑NA EUV 不僅是一項技術突破，也鞏固了 ASML 在產業中的特殊地位——目前全球唯一能供應 EUV 光刻設備的公司。

ASML 的全球布局與印度合作

除了技術升級，ASML 也在拓展新的半導體生態系合作。

2026 年，Tata Electronics 與 ASML 簽署合作協議，將在印度古吉拉特邦建立該國首座前段晶圓廠。

該計畫：

• 投資金額約 110 億美元
• 使用 300mm 晶圓製程
• 目標建立印度本土晶片製造能力

ASML 將提供關鍵光刻技術支援，但公開資料尚未證實該廠是否會使用 High‑NA EUV。

更大的產業意義

High‑NA EUV 是 EUV 誕生以來最重要的一次升級。

它讓晶片製造商能以更少製程步驟印出更細電路，為 次 2 奈米製程提供可行路徑，同時延續摩爾定律的縮放節奏。

但這項技術也伴隨巨大成本與工程難度。能負擔這些設備的公司只有少數幾家，因此 High‑NA EUV 在未來幾年仍會先出現在最尖端的晶圓廠。

若產業時程順利推進，2020 年代後期很可能成為 High‑NA EUV 從尖端實驗技術轉變為主流製造基礎的關鍵時刻。