AI晶片瓶頸冇人講？台積電CoWoS產能爆煲，聯發科倒向Intel，封裝大戰全面升級

邊個霸咗最多產能？

超過85%嘅CoWoS產能已經俾四大客戶預訂晒：Nvidia、Broadcom、AMD，同埋AWS、Google、Meta呢啲超大型雲端公司。

• Nvidia自己就預訂咗大約59.5萬片CoWoS晶圓，佔2026年全球總需求大約60%。其中51萬片係用CoWoS-L技術，用嚟量產下一代Rubin AI晶片同Vera CPU。
• Broadcom——客戶包括Google TPU、Meta同OpenAI——攞咗大約15%嘅2026年配額。
• 台積電自己嘅增長率去到2026年會放緩到得返26%，因為佢將更多產能外判畀OSAT夥伴，即使全球CoWoS同類型封裝產能會增長48%，達到每年131.3萬片晶圓。

OSAT夥伴：ASE同Amkor接住溢出訂單

台積電自己起唔切足夠嘅CoWoS生產線，解決方法係將CoWoS工序入面嘅後端**Wafer-on-Substrate（WoS）**部分外判畀OSAT夥伴。關鍵係：OSAT只係負責相對簡單嘅基板組裝同最終測試工序，成個CoWoS流程入面最複雜嘅前端晶片對晶圓（CoW）步驟，依然由台積電自己做。

• ASE同SPIL已經同台積電合作緊CoWoS-S oS工序。預計到2025年，ASE會處理台積電外判嘅CoWoS-S oS封裝嘅40至50%，而ASE喺高雄嘅新K28廠房預計2026年完工，會再增加產能。
• Amkor Technology都接到外判CoWoS訂單。OSAT（ASE、Amkor、SPIL）嘅合計月產能預計2025年底會超過40,000片晶圓。
• 到2026年底，TrendForce估計成個行業CoWoS產能大約係每月20萬片，台積電自己大約每月12萬片，ASE同Amkor食住大約8萬片嘅溢出訂單。
• 更大規模嘅CoW工序外判計劃由2026年下半年開始。
• Mizuho最近將台積電每月CoWoS產能預測上調到2026年14萬片，2027年達到19萬至20萬片，主要係因為AI伺服器CPU需求急升。

OSAT嘅角色正由一個下游嘅輔助環節，變成晶圓代工價值鏈不可或缺嘅延伸——但呢個只係部分解決方案。最複雜嘅封裝步驟，依然係台積電自己先做到。

聯發科嘅歷史性轉身：同時採用台積電CoWoS同Intel EMIB-T

應對CoWoS產能短缺最策略性嘅行動，來自聯發科。佢哋公開確認，旗下AI ASIC設計同時支援台積電CoWoS同Intel EMIB兩種先進封裝技術，畀客戶自己揀。呢係第一次有大型無晶圓廠客戶，公開將同一個產品系列嘅先進封裝訂單分俾兩間晶圓代工廠——而且係大批量採購，唔係技術評估。

第一代ASIC：Intel EMIB-T喺2026年Q4量產

聯發科第一款自家設計嘅數據中心AI ASIC，喺2026年第四季進入量產，用嘅係Intel EMIB-T先進封裝。呢粒晶片係為一個未有公開名嘅美國雲端服務供應商設計，業界分析指好可能係Google，為佢哋設計張量處理單元（TPU）。

• 聯發科高級副總裁胡正大喺2026年5月嘅記者會上講：「我哋係少數能夠同時提供台積電CoWoS同Intel EMIB封裝嘅定制晶片製造商，客人可以自由選擇」。
• 背後嘅動機好實際：有客戶揀Intel EMIB，部分原因係成本同產能供應——喺台積電呢兩樣都越來越緊張。

50億美元彈藥，目標26%市場份額

聯發科全力出擊。董事會已批准50億美元融資，用嚟鎖定供應鏈產能，同埋推動由AI ASIC晶片擴展到完整系統同平台。公司預計2026年數據中心AI晶片業務收入超過20億美元，目標係2028年攞到AI ASIC市場26%份額。

關鍵區分：唔係取代，係分散風險

聯發科第一代ASIC係用Intel EMIB-T，但公司同時開發緊支援台積電CoWoS同Intel EMIB嘅設計。佢哋唔係用一個取代另一個——而係喺供應緊張嘅世界入面畀客戶多個選擇。Intel EMIB預計可以支援更大嘅封裝規模（2026至2027年達到8至12倍掩模尺寸，相比CoWoS-S嘅大約3.3倍），不過TrendForce指出，EMIB嘅橋接面積同佈線密度有限，頻寬會輸畀CoWoS，所以比較適合ASIC多過GPU。

點解先進封裝變咗AI晶片最大瓶頸？

CoWoS封裝已經超越先進晶圓製造，成為AI晶片供應鏈最大嘅制約因素。數字會說話：

整體先進封裝產能預計由2022年到2027年增長大約80%，但就算擴充得咁勁，依然追唔上AI嘅需求。JPMorgan預測行業整體CoWoS用量2026年達到115萬片晶圓，2027年達到155萬片，即係非台積電來源（OSAT）要承接嘅量會以數量級增長。

Intel EMIB-T係主要能夠同CoWoS競爭嘅技術，而且真係開始接到單，但分析師警告，EMIB始終比較適合ASIC設計，而唔係最高頻寬嘅GPU應用。真正嘅故事可能係：先進封裝瓶頸唔係暫時嘅短缺——而係一個結構性轉變，逼到成個AI晶片行業第一次要分散封裝供應鏈。