西门子 Veloce 如何在流片前为 Arm AGI CPU 降风险

这类数据中心 CPU 的难点，并不只是“某个模块能不能跑”。西门子提到的设计背景包括多芯粒 CSS 架构、Neoverse V 系列核心、高速互连，以及 PCIe Gen6、NVMe、CXL 等接口 。这些元素叠加在一起，真正棘手的问题往往发生在系统层面：核心、互连、I/O、功耗行为和软件栈在数据中心式负载下如何相互影响。

Veloce Strato CS：在硅片前做系统级仿真

Veloce Strato CS 是西门子流程中的硬件辅助仿真平台。西门子称，它被用于支持 Arm AGI CPU 从子系统到全系统层级的验证 。这类验证的价值在于，很多集成问题在单独测试模块时不会暴露，只有把更多系统组件放在一起运行，问题才会显现。

规模是关键。西门子称，Arm 使用多台 Veloce Strato CS tower 进行 AGI CPU 的全系统验证 。对于大型数据中心 CPU 来说，这种规模化验证有助于工程团队在真实硅片出现前，提前考察更广泛的系统行为，包括西门子提到的性能、延迟和功耗目标 。

西门子还表示，Arm 使用其硬件辅助验证、仿真和原型验证流程，来验证 AGI CPU 所用 Neoverse V 系列 Compute Subsystem 的关键性能指标 。流片前这么做的意义很直接：越早发现系统级问题，芯片团队就越有机会调整设计与软件流程。

Veloce proFPGA CS：让软件团队不用等硅片

硬件仿真解决的是芯片和系统验证的一部分问题，但数据中心 CPU 要真正上线，还需要固件、驱动和平台软件配合。西门子称，Veloce proFPGA CS 被用于基于 FPGA 的预硅软件开发，并可让原型以接近实时的速度运行，使团队能在硅片可用前开始验证、驱动开发和系统 bring-up 。

这对云基础设施尤其重要。即使硬件指标达标，如果软件栈没有准备好，平台交付也可能被拖慢。FPGA 原型平台的作用，就是在真实芯片还没有到手时，给软件团队一个更早、更可操作的调试目标。

这些验证不能证明什么

西门子的公告能够支持一个清晰结论：Arm 正在使用大规模硬件辅助验证和 FPGA 原型验证，来降低 AGI CPU 的预硅风险 。

但这并不等于第三方已经证明了最终量产硅片的性能。Arm 称 AGI CPU 相比 x86 平台可实现超过 2 倍的每机架性能 ；在现有材料中，这仍然是 Arm 的发布口径，而不是独立第三方基准测试结果。现有材料也没有披露最终流片日期或量产硅片验证数据 。

结论

西门子正在帮助 Arm 把 AGI CPU 的验证工作前移。Veloce Strato CS 让 Arm 能从子系统到全系统层面仿真和验证处理器；Veloce proFPGA CS 则为软件团队提供预硅平台，用于验证、驱动开发和系统 bring-up 。

因此，这套流程的核心价值不是“证明一切已经成功”，而是在流片和量产硅片验证之前，尽早发现硬件、性能、功耗、延迟、系统集成和软件准备方面的风险。对 Arm AGI CPU 这样的数据中心处理器来说，这正是预硅验证最重要的意义。