芯片“流片前”，也就是把最终设计交付制造之前，最关键的问题是：能否尽早发现全系统层面的硬件和软件风险。西门子与 Arm 的合作，正是把这一步尽可能前移——用硬件辅助验证平台承载大规模系统级场景，再用 FPGA 原型让软件团队在真正硅片到来前就开始工作。
关键做法：用 Veloce Strato CS 做大规模硬件仿真
西门子称，Arm 使用 Veloce Strato CS 硬件辅助验证平台，对 Arm AGI CPU 从子系统一直到全系统层级进行验证，目标是在流片前检查超大规模部署所需的性能、延迟与功耗要求[5]。
这不只是确认某个 CPU 核心能否工作。Arm 还借助西门子的硬件辅助验证、仿真和原型流程，验证 AGI CPU 所采用的 Neoverse V 系列 Compute Subsystem（CSS，计算子系统）的关键性能指标[5]。
为什么需要这么大的验证规模
Arm 的 Karima Dridi 表示，西门子通过“多座 Veloce Strato CS”支持 Arm AGI CPU 的大规模全系统验证[5]。西门子给出的原因是，这颗设计包含复杂的多裸片 CSS 架构、Neoverse V 系列核心、高速互连，以及 PCIe Gen6、NVMe、CXL 等接口和协议；西门子认为，仅靠传统 EDA 工具，难以在足够的规模和保真度上完成验证[
5]。
换句话说，Arm 要验证的不是一个孤立模块，而是一套接近数据中心真实部署形态的完整系统行为：核心、互连、I/O、存储协议和软件栈都可能影响最终表现。
Veloce proFPGA CS：让软件在硅片前先跑起来
另一部分是基于 FPGA 的原型验证。西门子称，Veloce proFPGA CS 被用于硅前软件开发，FPGA 原型可以以接近实时的速度运行，使团队在硅片可用前数月就开始验证、驱动开发和系统 bring-up（上电调试）[5]。
对数据中心 CPU 来说，这一步很重要：如果软件、驱动和系统启动问题都等到第一批硅片回来后才集中暴露，整体节奏会被拖慢。FPGA 原型的作用，就是让软件准备工作提前发生。
这对 Arm AGI CPU 意味着什么
Arm 将 AGI CPU 定位为面向智能体 AI 基础设施的、由 Arm 设计的首款数据中心 CPU；这也是 Arm 将计算平台扩展到量产硅产品的一部分[1]。西门子方面表示，该 CPU 基于 Arm Neoverse CSS V3 平台，目标是在智能体 AI 和云数据中心部署中提供高性能、高能效计算[
5]。
所以，西门子的角色可以概括为一句话：它提供 Arm 在流片前所需的硅前验证基础设施。Veloce Strato CS 负责大规模全系统硬件仿真，Veloce proFPGA CS 负责更早启动软件与系统级原型验证，从而帮助 Arm 在真正硅片可用前检查性能、功耗、延迟和软件就绪度等关键风险[5]。
