AI Chip คอขวดที่ไม่มีใครพูดถึง: จุดคอขวดที่แท้จริงของห่วงโซ่อุปทาน AI ไม่ใช่โรงหลอม แต่คือสายการประกอบ

ใครกันแน่ที่กักตุนกำลังการผลิตทั้งหมด?

มากกว่า 85% ของกำลังการผลิต CoWoS ทั้งหมดถูกจับจองล่วงหน้าโดยเพียงสี่กลุ่มเท่านั้น ได้แก่ Nvidia, Broadcom, AMD และ Hyperscalers อย่าง AWS, Google, Meta

• Nvidia เพียงเจ้าเดียว คาดการณ์ว่าจะจองเวเฟอร์ CoWoS ประมาณ 595,000 เวเฟอร์ในปี 2026 คิดเป็นสัดส่วนประมาณ 60% ของความต้องการทั่วโลก ในจำนวนนี้ 510,000 เวเฟอร์ถูกจัดสรรให้กับเทคโนโลยี CoWoS-L สำหรับชิป AI Rubin รุ่นถัดไปและซีพียู Vera
• Broadcom ซึ่งมีลูกค้าอย่าง Google TPU, Meta และ OpenAI คิดเป็นสัดส่วนประมาณ 15% ของการจัดสรรในปี 2026
• อัตราการเติบโตภายในของ TSMC จะชะลอตัวลงเหลือเพียง 26% เมื่อเทียบเป็นรายปีภายในปี 2026 เนื่องจากบริษัทต้องโยกปริมาณงานบางส่วนไปยังพันธมิตร OSAT แม้ว่ากำลังการผลิตแบบ CoWoS ทั่วโลกจะเติบโต 48% เป็น 1.313 ล้านเวเฟอร์ต่อปีก็ตาม

พันธมิตร OSAT: ASE และ Amkor รับงานที่เกินกำลัง

TSMC ไม่สามารถสร้างสายการผลิต CoWoS ภายในได้เร็วพอ ทางออกของพวกเขาคือการจ้างช่วงขั้นตอนการประกอบ Wafer-on-Substrate (WoS) ซึ่งเป็นส่วนท้ายของกระบวนการ CoWoS ให้กับบริษัทรับจ้างประกอบและทดสอบเซมิคอนดักเตอร์ (OSAT) ความแตกต่างที่สำคัญคือ: OSAT จะจัดการเฉพาะขั้นตอนการประกอบซับสเตรต (Substrate-assembly) และการทดสอบขั้นสุดท้ายซึ่งซับซ้อนน้อยกว่าเท่านั้น ไม่ใช่กระบวนการ CoWoS เต็มรูปแบบ ส่วนขั้นตอนด้านหน้า (Chip-on-Wafer หรือ CoW) ยังคงอยู่กับ TSMC

• ASE Group และ SPIL กำลังร่วมงานกับ TSMC ในกระบวนการ CoWoS-S oS อยู่แล้ว โดยในปี 2025 คาดว่า ASE จะจัดการ 40-50% ของงาน CoWoS-S oS ที่ TSMC จ้างช่วง และโรงงานแห่งใหม่ของ ASE ที่ Kaohsiung K28 ซึ่งมีกำหนดแล้วเสร็จในปี 2026 จะเพิ่มกำลังการผลิตต่อไปอีก
• Amkor Technology ก็ได้รับงาน CoWoS ที่จ้างช่วงเช่นกัน โดยคาดว่ากำลังการผลิตต่อเดือนรวมของ OSAT (ASE, Amkor, SPIL) จะเกิน 40,000 เวเฟอร์ภายในสิ้นปี 2025
• ภายในสิ้นปี 2026 TrendForce ประมาณการว่ากำลังการผลิต CoWoS ทั้งอุตสาหกรรมจะอยู่ที่ประมาณ 200k wpm โดย TSMC จะเดินสายการผลิตภายในประมาณ 120k wpm และ ASE/Amkor จะรองรับงานส่วนเกินประมาณ 80k wpm
• แผนการขยายงาน CoW ที่จ้างช่วงครั้งใหญ่มีกำหนดเริ่มต้นในช่วง ครึ่งหลังของปี 2026
• Mizuho เพิ่งปรับเพิ่มคาดการณ์กำลังการผลิต CoWoS ต่อเดือนของ TSMC เป็น 140,000 หน่วยภายในปี 2026 และ 190,000-200,000 หน่วยภายในปี 2027 โดยอ้างถึงความต้องการเซิร์ฟเวอร์ CPU ที่เพิ่มขึ้นอย่างก้าวกระโดด

บทบาทของ OSAT กำลังถูกนิยามใหม่ จากเดิมที่เป็นเพียงผู้รับงานต่อท้ายที่ไม่มีนัยสำคัญ กลายเป็นส่วนต่อขยายที่สำคัญของห่วงโซ่คุณค่าของโรงหลอม — แต่มันเป็นเพียงการแก้ไขเฉพาะหน้าเท่านั้น ขั้นตอนการประกอบที่ซับซ้อนที่สุดยังคงเป็นเอกสิทธิ์ของ TSMC เท่านั้น

การพลิกเกมครั้งประวัติศาสตร์ของ MediaTek: การจัดหาจากสองแหล่งกับ Intel EMIB-T

การตอบสนองเชิงกลยุทธ์ที่สุดต่อวิกฤต CoWoS มาจาก MediaTek ซึ่งยืนยันต่อสาธารณะว่าบริษัทสนับสนุนเทคโนโลยี Advanced Packaging ทั้ง CoWoS ของ TSMC และ EMIB ของ Intel สำหรับการออกแบบ AI ASIC ของพวกเขา เพื่อให้ลูกค้าสามารถเลือกใช้ได้ นี่เป็นครั้งแรกที่ลูกค้า Fabless รายใหญ่เปิดเผยต่อสาธารณะว่าได้แยกคำสั่งซื้อ Advanced Packaging ระหว่างโรงหลอมสองแห่งสำหรับกลุ่มผลิตภัณฑ์เดียวกัน — และมันคือการจัดซื้อในปริมาณมาก ไม่ใช่แค่การประเมินเทคโนโลยี

ASIC รุ่นแรก: Intel EMIB-T เริ่มผลิตจริงในไตรมาสที่ 4 ปี 2026

AI ASIC สำหรับศูนย์ข้อมูลแบบกำหนดเองตัวแรกของ MediaTek จะเริ่ม การผลิตจำนวนมากในไตรมาสที่ 4 ของปี 2026 และใช้เทคโนโลยี Advanced Packaging ของ Intel EMIB-T ชิปนี้ถูกออกแบบให้กับผู้ให้บริการคลาวด์รายหนึ่งในสหรัฐฯ ที่ยังไม่เปิดเผยชื่อ — นักวิเคราะห์รายงานว่าเป็น Google ซึ่งกำลังออกแบบ Tensor Processing Unit (TPU)

• ในระหว่างการแถลงข่าวเดือนพฤษภาคม 2026 Vince Hu รองประธานอาวุโสของ MediaTek กล่าวว่า "เราอยู่ในกลุ่มผู้ผลิตซิลิคอนแบบกำหนดเองจำนวนไม่กี่รายที่รองรับทั้ง CoWoS ของ TSMC และ EMIB ของ Intel ลูกค้าของเรามีความยืดหยุ่นในการเลือก"
• แรงจูงใจนั้นใช้งานได้จริง: ลูกค้ารายหนึ่งเลือก EMIB ของ Intel ส่วนหนึ่งเป็นเพราะ ต้นทุนและความพร้อมของกำลังการผลิต — ซึ่งทั้งคู่เริ่มหายากมากขึ้นที่ TSMC

กองทุนสงคราม 5 พันล้านดอลลาร์สหรัฐและเป้าหมายส่วนแบ่งตลาด 26%

MediaTek กำลังทุ่มสุดตัว คณะกรรมการบริษัทอนุมัติ เงินทุน 5 พันล้านดอลลาร์สหรัฐ เพื่อรักษาความจุของห่วงโซ่อุปทานและกระตุ้นการขยายตัวจากชิป AI ASIC ไปสู่ระบบและแพลตฟอร์มเต็มรูปแบบ บริษัทคาดว่าธุรกิจชิป AI สำหรับศูนย์ข้อมูลจะสร้างรายได้มากกว่า 2 พันล้านดอลลาร์สหรัฐในปี 2026 และตั้งเป้าที่จะครอง ส่วนแบ่ง 26% ของตลาด AI ASIC ภายในปี 2028

ความแตกต่างที่สำคัญ: ไม่ใช่การแทนที่ แต่คือการกระจายความเสี่ยง

ASIC รุ่นแรกของ MediaTek ใช้ Intel EMIB-T โดยเฉพาะ แต่ในขณะเดียวกัน บริษัทก็กำลังพัฒนาการออกแบบสำหรับทั้ง TSMC CoWoS และ Intel EMIB มันไม่ใช่การแทนที่สิ่งหนึ่งด้วยอีกสิ่งหนึ่ง — มันคือการให้ทางเลือกลูกค้าในโลกที่กำลังการผลิตมีจำกัด EMIB ของ Intel คาดว่าจะช่วยให้สามารถปรับขนาดแพ็คเกจให้ใหญ่ขึ้นได้ (ขนาดรีติเคิล 8-12 เท่าภายในปี 2026-2027 เทียบกับ CoWoS-S ที่ประมาณ 3.3 เท่า) แต่ TrendForce ตั้งข้อสังเกตว่าพื้นที่บริดจ์และความหนาแน่นของการเดินสายที่จำกัดของ EMIB อาจจำกัดแบนด์วิธเมื่อเทียบกับ CoWoS ทำให้มันเหมาะกับ ASIC มากกว่า GPU

เหตุใด Advanced Packaging จึงกลายเป็นคอขวดหลักของ AI Chip

การบรรจุภัณฑ์แบบ CoWoS ได้แซงหน้าการผลิตเวเฟอร์ล้ำสมัย (Leading-edge wafer fabrication) ขึ้นมาเป็นข้อจำกัดที่ใหญ่ที่สุดในการจัดหา AI Chip ตัวเลขบอกเล่าเรื่องราว:

กำลังการผลิต Advanced Packaging โดยรวมคาดว่าจะเติบโตประมาณ 80% จากปี 2022 ถึง 2027 แต่ถึงกระนั้น การขยายตัวครั้งใหญ่นี้ก็ไม่ทันกับความต้องการของ AI JPMorgan คาดการณ์ว่าการบริโภค CoWoS ทั้งอุตสาหกรรมจะสูงถึง 1.15 ล้านเวเฟอร์ในปี 2026 และ 1.55 ล้านเวเฟอร์ในปี 2027 ซึ่งหมายความว่าแหล่งผลิตที่ไม่ใช่ TSMC (OSAT) จะต้องดูดซับปริมาณงานที่เพิ่มขึ้นเป็นสิบเท่า

Intel EMIB-T เป็นคู่แข่งสำคัญของ CoWoS ที่กำลังได้รับแรงผลักดันจริง แต่นักวิเคราะห์เตือนว่ามันยังคงเหมาะกับงานออกแบบ ASIC มากกว่าการใช้งาน GPU ที่ต้องการแบนด์วิธสูงสุด เรื่องราวที่แท้จริงอาจเป็นได้ว่า ปัญหาคอขวดของ Advanced Packaging ไม่ใช่การคับขันชั่วคราว — แต่มันคือการเปลี่ยนแปลงเชิงโครงสร้างที่กำลังบีบให้อุตสาหกรรม AI Chip ทั้งหมดต้องกระจายห่วงโซ่อุปทานการบรรจุภัณฑ์เป็นครั้งแรก