O Gargalo dos Chips de IA que Ninguém Está Falando: A Crise do CoWoS na TSMC, a Virada Estratégica da MediaTek e a Corrida pela Embalagem Avançada

TSMC CoWoS: O Gargalo que Não Tem Fim

A capacidade de CoWoS da TSMC saltou de aproximadamente 35 mil wafers por mês no final de 2024 para uma meta de 120 a 140 mil até o final de 2026 — uma expansão de aproximadamente 4 vezes em 24 meses, algo sem precedentes na indústria para um processo tão complexo . No entanto, a demanda continua superando a oferta. A demanda global por CoWoS deve chegar a 1 milhão de wafers em 2026, um aumento significativo em relação aos 370 mil de 2024 e 670 mil de 2025 .

Quem Está Acumulando Toda a Capacidade?

Mais de 85% da capacidade total de CoWoS já está pré-alocada para apenas quatro grupos: Nvidia, Broadcom, AMD e grandes empresas de computação em nuvem (hyperscalers) como AWS, Google e Meta .

• A Nvidia, sozinha, deve reservar cerca de 595 mil wafers de CoWoS em 2026, o que representa aproximadamente 60% da demanda global total . Desse total, 510 mil wafers são alocados para a tecnologia CoWoS-L, usada em seus próximos chips de IA Rubin e CPUs Vera .
• A Broadcom — que atende Google (TPU), Meta e OpenAI — é responsável por cerca de 15% das alocações para 2026 .
• A taxa de crescimento interno da TSMC está desacelerando para apenas 26% ao ano até 2026, à medida que transfere mais volume para parceiros OSAT, mesmo com a capacidade global total de embalagens do tipo CoWoS crescendo 48% para 1,313 milhão de wafers anuais .

Parceiros OSAT: ASE e Amkor Absovem o Excedente

A TSMC não consegue construir linhas internas de CoWoS rápido o suficiente. A solução é terceirizar a parte traseira do processo, chamada de Wafer-on-Substrate (WoS), para empresas de montagem e teste de semicondutores terceirizadas (OSATs). A nuance crítica aqui é que as OSATs lidam apenas com a etapa menos complexa de montagem do substrato e teste final, e não com o processo completo de CoWoS. A etapa frontal, chip-on-wafer (CoW), permanece com a TSMC .

• ASE Group e SPIL já estão trabalhando com a TSMC no processo CoWoS-S oS. Em 2025, esperava-se que a ASE lidasse com 40 a 50% da embalagem CoWoS-S oS terceirizada pela TSMC. A nova instalação K28 da ASE em Kaohsiung, prevista para ser concluída em 2026, adicionará mais capacidade .
• A Amkor Technology também está recebendo pedidos de CoWoS terceirizados. A capacidade mensal combinada das OSATs (ASE, Amkor, SPIL) deve ultrapassar 40 mil wafers até o final de 2025 .
• Até o final de 2026, a TrendForce estima que a capacidade total da indústria para CoWoS será de cerca de 200 mil wpm, com a TSMC operando internamente cerca de 120 mil wpm e a ASE/Amkor absorvendo cerca de 80 mil wpm como excedente .
• Uma grande expansão dos processos CoW terceirizados está planejada para começar no segundo semestre de 2026 .
• O Mizuho elevou recentemente a previsão de capacidade mensal de CoWoS da TSMC para 140 mil unidades até 2026 e 190 a 200 mil até 2027, citando o aumento da demanda por CPUs de servidores de IA .

O papel das OSATs está sendo redefinido de uma etapa secundária para uma extensão integrante da cadeia de valor das foundries — mas é uma correção parcial. As etapas de embalagem mais complexas continuam sendo exclusivas da TSMC.

A Virada Histórica da MediaTek: Fornecimento Duplo com Intel EMIB-T

A resposta mais estratégica para a crise do CoWoS vem da MediaTek, que confirmou publicamente que oferece suporte a ambas as tecnologias de embalagem avançada: o CoWoS da TSMC e o EMIB da Intel para seus projetos de ASICs de IA, permitindo que os clientes escolham entre elas . Esta é a primeira vez que um grande cliente fabless divide publicamente seus pedidos de embalagem avançada entre as duas foundries para uma mesma família de produtos — e isso é uma aquisição em volume, não uma avaliação de tecnologia .

O ASIC de Primeira Geração: Intel EMIB-T Entra em Produção no 4º Tri de 2026

O primeiro ASIC de IA personalizado para data center da MediaTek entra em produção em volume no 4º trimestre de 2026 e adota a embalagem avançada Intel EMIB-T . O chip foi projetado para um provedor de serviços de nuvem dos EUA não identificado — que, segundo analistas, seria o Google, projetando uma unidade de processamento tensor (TPU) .

• Durante uma coletiva de imprensa em maio de 2026, o vice-presidente sênior da MediaTek, Vince Hu, declarou: "Estamos entre os poucos fabricantes de silício personalizado que acomodam tanto o CoWoS da TSMC quanto o EMIB da Intel. Nossos clientes têm a flexibilidade de escolher" .
• A motivação é pragmática: um cliente teria escolhido o EMIB da Intel, em parte, por questões de custo e disponibilidade de capacidade — ambos cada vez mais escassos na TSMC .

Um Fundo de Guerra de US$ 5 Bilhões e uma Meta de 26% de Participação de Mercado

A MediaTek está dobrando a aposta. Seu conselho aprovou US$ 5 bilhões em financiamento para garantir capacidade na cadeia de suprimentos e impulsionar a expansão de chips ASIC de IA para sistemas e plataformas completos . A empresa espera que seu negócio de chips de IA para data center gere mais de US$ 2 bilhões em receita em 2026 e tem como alvo uma participação de 26% do mercado de ASICs de IA até 2028 .

Distinção Crítica: Não é uma Substituição, é uma Diversificação

O ASIC de primeira geração da MediaTek usa exclusivamente o Intel EMIB-T . Mas a empresa está desenvolvendo simultaneamente designs para ambas as tecnologias, TSMC CoWoS e Intel EMIB. Não se trata de substituir uma pela outra — é sobre dar aos clientes uma escolha em um mundo onde a oferta é restrita. Projeta-se que o EMIB da Intel permita uma escalabilidade de pacotes maior (de 8 a 12 vezes o tamanho do retículo até 2026-2027, contra cerca de 3,3 vezes do CoWoS-S). No entanto, a TrendForce observa que a área de ponte limitada e a densidade de roteamento do EMIB podem restringir a largura de banda em comparação com o CoWoS, tornando-o mais adequado para ASICs do que para GPUs .

Por Que a Embalagem Avançada se Tornou o Principal Gargalo dos Chips de IA

A embalagem CoWoS ultrapassou a fabricação de wafers de ponta como a maior restrição individual na oferta de chips de IA. Os números contam a história:

A capacidade geral de embalagem avançada deve crescer cerca de 80% de 2022 a 2027 . Mas, mesmo essa expansão dramática não está acompanhando a demanda de IA. O JPMorgan prevê que o consumo total da indústria de CoWoS atinja 1,15 milhão de wafers em 2026 e 1,55 milhão em 2027, o que significa que fontes não-TSMC (as OSATs) terão que absorver um aumento de uma ordem de grandeza nos volumes .

O Intel EMIB-T é o principal concorrente do CoWoS que está ganhando tração real, mas analistas alertam que ele continua mais adequado para projetos de ASICs do que para aplicações de GPU de altíssima largura de banda. A verdadeira história pode ser que o gargalo da embalagem avançada não é uma crise temporária — é uma mudança estrutural que está forçando toda a indústria de chips de IA a diversificar sua cadeia de suprimentos de embalagem pela primeira vez.