AIチップ供給の最大の制約はもはや「製造」ではなく「パッケージング」だ

OSATパートナー：ASEとAmkorが溢れた仕事を受注

TSMCは内部で十分なCoWoSラインを迅速に構築できません。その解決策として、CoWoSの後工程である**Wafer-on-Substrate（WoS）**部分をOSATパートナーに外注しています。重要なのは、OSATが担当するのは複雑性の低い基板接合と最終テスト段階のみであり、CoWoSプロセス全体ではありません。前工程のチップ・オン・ウエハー（CoW）は引き続きTSMCが担当します。

• ASE GroupとSPILはすでにTSMCとCoWoS-S oSプロセスで協業しています。2025年までにASEはTSMCの外注CoWoS-S oSパッケージングの40～50%を担当すると見られ、ASEの高雄K28工場（2026年完成予定）はさらにキャパシティを追加します。
• Amkor Technologyも外注CoWoSの仕事を受注しています。OSAT（ASE、Amkor、SPIL）の合計月間キャパシティは、2025年末までに4万枚を超えると予想されていました。
• TrendForceの推計によれば、2026年末までに業界全体のCoWoSキャパシティは月産約20万枚に達し、TSMCが内部で月産約12万枚、ASE/Amkorがオーバーフローとして月産約8万枚を吸収することになります。
• 外注CoWプロセスの大規模な拡張は2026年下半期から計画されています。
• Mizuhoは最近、AIサーバーCPU需要の急増を理由に、TSMCの月間CoWoSキャパシティ予測を2026年に14万枚、2027年に19万～20万枚に引き上げました。

OSATの役割は、下流の付随的なものから、ファウンドリのバリューチェーンに不可欠な拡張部分へと再定義されつつあります。しかし、これは部分的な解決策に過ぎません。最も複雑なパッケージング工程は依然としてTSMCのみが担っています。

MediaTekの歴史的な転換：Intel EMIB-Tとのデュアルソーシング

CoWoS逼迫への最も戦略的な対応はMediaTekによるものです。同社はAI ASIC設計において、TSMCのCoWoSとIntelのEMIBの両方の先端パッケージング技術をサポートし、顧客が選択できるようにすることを公式に確認しました。メジャーなファブレス顧客が単一の製品ファミリー向けに、先端パッケージングの注文を2つのファウンドリに分割することを公にしたのはこれが初めてです。これは技術評価ではなく、量産調達です。

初世代ASIC：Intel EMIB-Tが2026年第4四半期に量産開始

MediaTekの初のカスタムデータセンター向けAI ASICは、2026年第4四半期に量産開始となり、IntelのEMIB-T先端パッケージングを採用します。このチップは、名前は非公開の米国クラウドサービスプロバイダー向けに設計されました。アナリストは、この顧客はGoogleであり、テンソルプロセッシングユニット（TPU）を設計していると報じています。

• 2026年5月の記者会見で、MediaTekのVince Hu上級副社長は次のように述べています：「当社は、TSMCのCoWoSとIntelのEMIBの両方に対応する、数少ないカスタムシリコンメーカーの一つです。お客様には選択の柔軟性があります」。
• その動機は実務的なものです。クライアントがIntelのEMIBを選んだ理由の一つは、TSMCではますます希少になっているコストとキャパシティの可用性にあったと報告されています。

50億ドルの「戦費」と26%の市場シェア目標

MediaTekは攻めの姿勢を崩しません。同社の取締役会は、サプライチェーン・キャパシティを確保し、AI ASICチップからフルシステム・プラットフォームへの拡大を促進するため、50億米ドルの資金調達を承認しました。同社は2026年にデータセンターAIチップ事業で20億米ドル以上の収益を見込み、2028年までにAI ASIC市場で26%のシェアを目標としています。

重要な違い：置き換えではなく、多様化

MediaTekの初世代ASICは特にIntel EMIB-Tを採用しています。しかし同社は同時に、TSMC CoWoSとIntel EMIBの両方に対応する設計を開発しています。これは一方を他方で置き換えるのではなく、供給が制約された世界で顧客に選択肢を提供するものです。IntelのEMIBはより大規模なパッケージ拡張性（2026～2027年までにレチクルサイズの8～12倍）を可能にすると予測されていますが（CoWoS-Sの約3.3倍と比較）、TrendForceはEMIBの限られたブリッジ領域と配線密度が帯域幅を制限する可能性があると指摘しており、GPUよりもASICに適しているとしています。

なぜ先端パッケージングがAIチップの主要なボトルネックになったのか

CoWoSパッケージングは、最先端のウエハー製造を追い越し、AIチップ供給における最大の制約要因となっています。数字が物語っています：

先端パッケージング全体のキャパシティは2022年から2027年にかけて約80%成長すると予測されています。しかし、その劇的な拡大でさえ、AIの需要に追いついていません。JPMorganは、業界全体のCoWoS消費量が2026年に115万枚、2027年に155万枚に達すると予測しており、これは非TSMCソース（OSAT）が桁違いの量の増加を吸収する必要があることを意味します。

IntelのEMIB-Tは、現実的に勢いを増している主要なCoWoS競合技術ですが、アナリストは、それが最高帯域幅を必要とするGPUアプリケーションよりもASIC設計に適していると警告しています。本当のストーリーは、先端パッケージングのボトルネックが一時的なものではなく、業界全体のAIチップサプライチェーンに初めて多様化を迫る構造的なシフトであるということかもしれません。