पारंपरिक बड़े भाषा मॉडल यानी LLM प्रशिक्षण में मुख्य जोर अक्सर बड़े पैमाने पर समानांतर accelerator compute पर होता है। इसके विपरीत, reinforcement learning, reasoning, robotics और agentic AI workloads में बहुत-सा सामान्य-उद्देश्य CPU काम भी शामिल होता है।
ऐसे सिस्टम को पर्यावरण का सिमुलेशन, शाखाओं वाले निर्णय, टूल का इस्तेमाल, कार्यों का समन्वय और नियंत्रण-तर्क संभालना पड़ता है। इससे CPU और AI एक्सेलेरेटर के बीच संसाधनों का अनुपात पारंपरिक dense LLM प्रशिक्षण की तुलना में अधिक CPU-केंद्रित हो सकता है।
Google के TPU 8i सिस्टम में कथित तौर पर हर दो TPU के लिए एक Axion CPU का अनुपात है। इसके मुकाबले, 7वीं पीढ़ी के TPU सिस्टम में हर चार TPU के लिए एक Xeon “Emerald Rapid” प्रोसेसर बताया गया है। यह बदलाव CPU की बढ़ती भूमिका का संकेत देता है, हालांकि इससे TPU v10 के डिजाइन की निर्णायक पुष्टि नहीं होती।
AMD के पास x86 CPU IP के साथ-साथ multi-die और 3D packaging का अनुभव है। इसका सबसे निकट उदाहरण MI300A है, जिसमें Zen CPU कोर और GPU chiplets को एक ही पैकेज में unified memory के साथ जोड़ा गया है। यह CPU और accelerated compute को करीब लाने वाली उस तरह की इंजीनियरिंग का प्रदर्शन करता है, जिसकी जरूरत रिपोर्ट किए गए TPU कॉन्सेप्ट में हो सकती है।
फिर भी, संभावित TPU v10 को AMD MI300A का संस्करण समझना गलत होगा। TPU Google का अपना कस्टम ASIC रहेगा; AMD की संभावित भागीदारी CPU IP, पैकेजिंग या एकीकरण जैसी सीमित अथवा विशिष्ट तकनीकी भूमिका तक हो सकती है।
अगर यह परियोजना वास्तव में आगे बढ़ती है, तो AMD को केवल मानक EPYC CPU और Instinct GPU बेचने से आगे बढ़कर किसी बड़े cloud ग्राहक के लिए कस्टम AI ASIC विकास में भूमिका मिल सकती है।
Google जैसी hyperscale कंपनी के साथ डिजाइन जीत AMD की CPU IP, interconnect, advanced packaging और chip-integration क्षमताओं को अन्य बड़े cloud ग्राहकों के सामने भी मजबूत कर सकती है। लेकिन यह अभी संभावित लाभ का अनुमान है। Google या AMD की ओर से ऑर्डर, कीमत या व्यावसायिक शर्तों की पुष्टि के बिना इसे पक्का कारोबारी परिणाम नहीं माना जा सकता।
Google लंबे समय से कस्टम TPU डिजाइन के लिए Broadcom के साथ काम करता रहा है। इसके अलावा, बाद की TPU पीढ़ियों से MediaTek का नाम भी रिपोर्टों में जोड़ा गया है। Marvell की भूमिका सबसे अलग है, क्योंकि Google के साथ उसका कस्टम सेमीकंडक्टर समझौता Marvell की SEC फाइलिंग में दर्ज है।
इसलिए Broadcom की स्थापित भूमिका और Marvell का घोषित समझौता पुष्ट तथ्य हैं, जबकि AMD और MediaTek की भागीदारी को फिलहाल रिपोर्टेड, न कि confirmed, मानना चाहिए।
Marvell ने बताया कि Google के साथ 29 जुलाई 2026 को हुआ वाणिज्यिक समझौता TPU इकोसिस्टम से जुड़े कस्टम सेमीकंडक्टर उत्पादों के विकास के लिए है। इसमें AI inference accelerators के अलावा storage, network, memory-interface और near-memory-compute उत्पाद शामिल हैं।
18 अगस्त को Marvell ने Google को अधिकतम 58,970,907 शेयर खरीदने का warrant भी जारी किया। इसका exercise price 206.58 डॉलर प्रति शेयर है; पूरी तरह इस्तेमाल होने पर इसकी कीमत लगभग 12.2 अरब डॉलर बैठती है। यह warrant Marvell के वित्तीय वर्ष 2033 तक qualifying purchases से जुड़ी vesting शर्तों के अधीन है।
यह समझौता TPU के मुख्य compute chip तक सीमित होने के बजाय उसके आसपास के व्यापक हार्डवेयर इन्फ्रास्ट्रक्चर की ओर भी इशारा करता है।
Broadcom की जारी भूमिका, Marvell का disclosed deal, MediaTek से जुड़ी रिपोर्ट और AMD की अटकल—इन सबको साथ रखकर देखें तो Google अपने TPU supply chain में अधिक विकल्प तैयार करता दिखाई देता है।
ऐसी multisourcing रणनीति से Google को सौदेबाजी की बेहतर स्थिति, सीमित engineering और packaging क्षमता तक पहुंच तथा आपूर्ति-श्रृंखला में अधिक लचीलापन मिल सकता है। हालांकि, इसका यह मतलब जरूरी नहीं कि Broadcom ने अपनी केंद्रीय भूमिका खो दी है।
Marvell के खुलासे के बाद उसके शेयरों में तेज बढ़ोतरी हुई, जबकि Broadcom के शेयरों पर दबाव आया। बाजार की एक व्याख्या यह रही कि Google कस्टम-सिलिकॉन खर्च को कई कंपनियों में बांट सकता है।
वहीं, कुछ विश्लेषणों के अनुसार यह सौदा Broadcom से कारोबार छीनने के बजाय पूरे custom-AI-chip बाजार के विस्तार का संकेत भी हो सकता है। इस दृष्टिकोण से केवल Marvell की खबर के आधार पर Broadcom की बिकवाली जरूरत से ज्यादा हो सकती है। लेकिन दोनों कंपनियों के बीच वास्तविक ऑर्डर-वैल्यू या सप्लायर आवंटन सार्वजनिक नहीं किए गए हैं, इसलिए बाजार की प्रतिक्रिया का निष्कर्ष अभी अनिश्चित है।
Google ने TPU v10 के लिए कोई सार्वजनिक रोडमैप, tape-out तारीख या लॉन्च शेड्यूल जारी नहीं किया है। 10वीं पीढ़ी का प्लेटफॉर्म कई डिजाइन चक्रों के बाद आएगा। यदि इसमें पैकेज के भीतर CPU और accelerator का नया संयोजन शामिल होता है, तो CPU IP integration, physical design, packaging qualification, software enablement और बड़े पैमाने पर deployment validation जैसे चरण भी पूरे करने होंगे।