Le goulot d'étranglement de l'IA dont personne ne parle : TSMC, MediaTek et la guerre secrète du packaging avancé

Qui accapare toute la capacité ?

Plus de 85 % de la capacité totale de CoWoS a déjà été pré-attribuée à seulement quatre groupes : Nvidia, Broadcom, AMD et les hyperscalers comme AWS, Google et Meta .

• Nvidia seule devrait réserver environ 595 000 wafers CoWoS en 2026, soit environ 60 % de la demande mondiale totale . Sur ce total, 510 000 wafers sont alloués à la technologie CoWoS-L pour ses prochaines puces IA Rubin et ses processeurs Vera .
• Broadcom — qui compte Google (TPU), Meta et OpenAI parmi ses clients — représente environ 15 % des attributions pour 2026 .
• Le taux de croissance interne de TSMC ralentit à seulement 26 % sur un an d'ici 2026, alors qu'il transfère davantage de volume à des partenaires OSAT, même si la capacité mondiale totale de type CoWoS croît de 48 % pour atteindre 1,313 million de wafers par an .

Partenaires OSAT : ASE et Amkor prennent le relais

TSMC ne peut pas construire suffisamment de lignes CoWoS internes assez rapidement. Sa solution consiste à sous-traiter la partie Wafer-on-Substrate (WoS) en aval du CoWoS à des partenaires d'assemblage et de test externalisés (OSAT). Nuance cruciale : les OSAT ne gèrent que l'étape la moins complexe d'assemblage du substrat et de test final, et non l'ensemble du processus CoWoS. L'étape en amont du chip-on-wafer (CoW) reste chez TSMC .

• ASE Group et SPIL travaillent déjà avec TSMC sur le processus CoWoS-S oS. D'ici 2025, ASE devait traiter 40 à 50 % du CoWoS-S oS externalisé par TSMC, et la nouvelle installation K28 d'ASE à Kaohsiung, dont l'achèvement est prévu en 2026, ajoutera de la capacité .
• Amkor Technology reçoit également des commandes CoWoS externalisées. La capacité mensuelle combinée des OSAT (ASE, Amkor, SPIL) devrait dépasser les 40 000 wafers d'ici fin 2025 .
• D'ici fin 2026, TrendForce estime la capacité totale de l'industrie CoWoS à environ 200 000 wafers par mois, avec TSMC en exploitant environ 120 000 en interne et ASE/Amkor absorbant environ 80 000 en débordement .
• Une expansion majeure des processus CoW externalisés est prévue à partir du second semestre 2026 .
• Mizuho a récemment relevé ses prévisions de capacité mensuelle CoWoS de TSMC à 140 000 unités d'ici 2026 et 190 000 à 200 000 d'ici 2027, citant la demande explosive de processeurs pour serveurs IA .

Le rôle des OSAT est en train d'être redéfini, passant d'un sous-traitant aval à une extension intégrée de la chaîne de valeur de la fonderie — mais c'est une solution partielle. Les étapes de packaging les plus complexes restent l'apanage de TSMC.

Le pivot historique de MediaTek : double approvisionnement avec Intel EMIB-T

La réponse la plus stratégique à la pénurie de CoWoS vient de MediaTek, qui a officiellement confirmé qu'il supporte à la fois le CoWoS de TSMC et l'EMIB d'Intel pour ses conceptions d'ASIC IA, laissant ses clients choisir entre les deux . C'est la première fois qu'un grand client « fabless » divise publiquement ses commandes de packaging avancé entre les deux fonderies pour une même famille de produits — et il s'agit d'achats en volume, pas d'une simple évaluation technologique .

L'ASIC de première génération : Intel EMIB-T opérationnel au T4 2026

Le premier ASIC IA sur mesure pour centre de données de MediaTek entre en production de volume au T4 2026 et adopte le packaging avancé EMIB-T d'Intel . La puce a été conçue pour un fournisseur de services cloud américain non divulgué — identifié par les analystes comme étant Google, pour la conception d'une unité de traitement tensoriel (TPU) .

• Lors d'un point presse en mai 2026, le vice-président senior de MediaTek, Vince Hu, a déclaré : « Nous faisons partie du cercle restreint des fabricants de silicium sur mesure qui accommodent à la fois le CoWoS de TSMC et l'EMIB d'Intel. Nos clients ont la flexibilité de choisir » .
• La motivation est pragmatique : un client a apparemment choisi l'EMIB d'Intel en partie pour son coût et la disponibilité de la capacité — deux biens devenus rares chez TSMC .

Une caisse de guerre de 5 milliards de dollars et un objectif de 26 % de part de marché

MediaTek double la mise. Son conseil d'administration a approuvé 5 milliards de dollars de financement pour sécuriser la capacité de sa chaîne d'approvisionnement et financer son expansion, passant des puces ASIC IA aux systèmes et plateformes complets . La société s'attend à ce que son activité de puces IA pour centres de données génère plus de 2 milliards de dollars de revenus en 2026 et vise une part de 26 % du marché des ASIC IA d'ici 2028 .

Distinction essentielle : pas un remplacement, une diversification

L'ASIC de première génération de MediaTek utilise spécifiquement l'EMIB-T d'Intel . Mais l'entreprise développe simultanément des conceptions pour à la fois le CoWoS de TSMC et l'EMIB d'Intel. Il ne s'agit pas de remplacer l'un par l'autre — il s'agit d'offrir un choix aux clients dans un monde où l'offre est contrainte. L'EMIB d'Intel devrait permettre une plus grande évolutivité des packages (taille de réticule 8 à 12 fois supérieure d'ici 2026-2027, contre environ 3,3 fois pour le CoWoS-S), mais TrendForce note que la zone de pont limitée et la densité de routage de l'EMIB peuvent contraindre la bande passante par rapport au CoWoS, ce qui le rend mieux adapté aux ASIC qu'aux GPU .

Pourquoi le packaging avancé est devenu le principal goulot d'étranglement des puces IA

Le packaging CoWoS a supplanté la fabrication de pointe des wafers comme la principale contrainte de l'approvisionnement en puces IA. Les chiffres parlent d'eux-mêmes :

La capacité globale de packaging avancé devrait croître d'environ 80 % entre 2022 et 2027 . Mais même cette expansion spectaculaire ne parvient pas à suivre le rythme de la demande en IA. JPMorgan prévoit une consommation totale de CoWoS par l'industrie atteignant 1,15 million de wafers en 2026 et 1,55 million en 2027, ce qui signifie que les sources non-TSMC (OSAT) devront absorber une augmentation d'un ordre de grandeur des volumes .

L'EMIB-T d'Intel est le principal concurrent du CoWoS à gagner du terrain, mais les analystes préviennent qu'il reste mieux adapté aux conceptions d'ASIC qu'aux applications GPU les plus gourmandes en bande passante. La véritable histoire est peut-être que le goulot d'étranglement du packaging avancé n'est pas une crise temporaire — c'est un changement structurel qui force l'ensemble de l'industrie des puces IA à diversifier sa chaîne d'approvisionnement en packaging pour la première fois.