Der KI-Chip-Engpass, der niemandem auffällt: Im Inneren von TSMCs CoWoS-Krise, MediaTeks Intel-Schwenk und dem Wettlauf um die Reparatur der fortschrittlichen Verpackung

Wer hortet die ganze Kapazität?

Mehr als 85 % der gesamten CoWoS-Kapazität sind bereits an nur vier Gruppen vorab vergeben: Nvidia, Broadcom, AMD und Hyperscaler wie AWS, Google und Meta .

• Allein Nvidia wird voraussichtlich ~595.000 CoWoS-Wafer im Jahr 2026 buchen, was rund 60 % der weltweiten Gesamtnachfrage entspricht . Davon sind 510.000 Wafer für die CoWoS-L-Technologie für die nächste Generation von Rubin-KI-Chips und Vera-CPUs vorgesehen .
• Broadcom – zu dessen Kunden Google TPU, Meta und OpenAI zählen – macht etwa 15 % der Zuteilungen für 2026 aus .
• TSMCs internes Wachstum verlangsamt sich bis 2026 auf nur 26 % im Jahresvergleich, da das Unternehmen mehr Volumen an OSAT-Partner auslagert, während die gesamte globale CoWoS-ähnliche Kapazität um 48 % auf 1,313 Millionen Wafer pro Jahr wächst .

OSAT-Partner: ASE und Amkor übernehmen die Überlast

TSMC kann nicht schnell genug genügend interne CoWoS-Linien aufbauen. Die Lösung besteht darin, den Wafer-on-Substrate (WoS)-Teil von CoWoS an OSAT-Partner (Outsourced Semiconductor Assembly and Test) auszulagern. Die entscheidende Nuance: OSATs übernehmen nur die weniger komplexe Substratmontage- und Endtestphase, nicht den gesamten CoWoS-Prozess. Der Front-End-Chip-on-Wafer (CoW)-Schritt verbleibt bei TSMC .

• ASE Group und SPIL arbeiten bereits mit TSMC am CoWoS-S oS-Prozess. Bis 2025 sollte ASE 40–50 % von TSMCs ausgelagerten CoWoS-S oS-Verpackungen übernehmen, und ASEs neue Kaohsiung K28-Anlage, die 2026 fertiggestellt werden soll, wird weitere Kapazität hinzufügen .
• Amkor Technology erhält ebenfalls ausgelagerte CoWoS-Aufträge. Die kombinierte monatliche OSAT-Kapazität (ASE, Amkor, SPIL) sollte bis Ende 2025 40.000 Wafer übersteigen .
• Bis Ende 2026 schätzt TrendForce die gesamte CoWoS-Kapazität der Branche auf ~200.000 Wafer pro Monat, wobei TSMC intern ~120.000 Wafer pro Monat betreibt und ASE/Amkor als Überlauf etwa 80.000 Wafer pro Monat aufnehmen .
• Ein massiver Ausbau der ausgelagerten CoW-Prozesse ist ab der zweiten Hälfte des Jahres 2026 geplant .
• Mizuho hat kürzlich TSMCs monatliche CoWoS-Kapazitätsprognose auf 140.000 Einheiten bis 2026 und 190.000–200.000 bis 2027 angehoben, was auf eine stark steigende Nachfrage nach KI-Server-CPUs zurückzuführen ist .

Die Rolle der OSAT wird von einem nachgelagerten Anhängsel zu einer integralen Erweiterung der Foundry-Wertschöpfungskette umdefiniert – aber es ist nur eine teilweise Lösung. Die komplexesten Verpackungsschritte bleiben TSMC vorbehalten.

MediaTeks historischer Schwenk: Dual-Sourcing mit Intel EMIB-T

Die strategischste Reaktion auf den CoWoS-Engpass kommt von MediaTek, das öffentlich bestätigt hat, dass es sowohl TSMCs CoWoS als auch Intels EMIB-Technologien für fortschrittliche Verpackungen für seine KI-ASIC-Designs unterstützt und Kunden die Wahl zwischen ihnen lässt . Dies ist das erste Mal, dass ein großer Fabless-Kunde seine Aufträge für fortschrittliche Verpackungen öffentlich zwischen den beiden Foundries für eine einzige Produktfamilie aufteilt – und es handelt sich um eine Volumenbeschaffung, nicht um eine Technologiebewertung .

Der ASIC der ersten Generation: Intel EMIB-T geht im 4. Quartal 2026 in Produktion

MediaTeks erster kundenspezifischer Data-Center-KI-ASIC geht im 4. Quartal 2026 in Serienproduktion und verwendet Intels EMIB-T-Verpackungstechnologie . Der Chip wurde für einen nicht genannten US-Cloud-Diensteanbieter entwickelt – Analysten zufolge handelt es sich um Google, das eine Tensor Processing Unit entwirft .

• Während einer Pressekonferenz im Mai 2026 sagte MediaTek-SVP Vince Hu: "Wir gehören zu den wenigen ausgewählten Herstellern kundenspezifischer Chips, die sowohl TSMCs CoWoS als auch Intels EMIB unterstützen. Unsere Kunden haben die Flexibilität, zu wählen" .
• Die Motivation ist pragmatisch: Ein Kunde entschied sich Berichten zufolge teilweise wegen der Kosten und der Verfügbarkeit von Kapazitäten für Intels EMIB – beides wird bei TSMC zunehmend knapper .

$5 Milliarden Kriegskasse und ein Marktanteilsziel von 26 %

MediaTek legt nach. Der Vorstand hat 5 Milliarden US-Dollar an Finanzierungen genehmigt, um die Lieferkettenkapazität zu sichern und die Expansion von KI-ASIC-Chips hin zu vollständigen Systemen und Plattformen voranzutreiben . Das Unternehmen erwartet, dass sein Data-Center-KI-Chipgeschäft im Jahr 2026 mehr als 2 Milliarden US-Dollar Umsatz generieren wird und strebt bis 2028 einen Anteil von 26 % am KI-ASIC-Markt an .

Entscheidender Unterschied: Kein Ersatz, sondern eine Diversifizierung

MediaTeks ASIC der ersten Generation verwendet speziell Intel EMIB-T . Aber das Unternehmen entwickelt gleichzeitig Designs sowohl für TSMC CoWoS als auch für Intel EMIB. Es wird nicht das eine durch das andere ersetzt – es gibt den Kunden in einer von Versorgungsengpässen geprägten Welt eine Wahl. Intels EMIB soll eine größere Package-Skalierbarkeit ermöglichen (8–12-fache Retikelgröße bis 2026–2027, gegenüber CoWoS-S mit etwa 3,3-facher Größe), aber TrendForce stellt fest, dass die begrenzte Brückenfläche und die Routing-Dichte von EMIB die Bandbreite im Vergleich zu CoWoS einschränken können, was es besser für ASICs als für GPUs geeignet macht .

Warum fortschrittliche Verpackung zum primären KI-Chip-Engpass wurde

Die CoWoS-Verpackung hat die führende Wafer-Fertigung als größte Einschränkung für die KI-Chip-Versorgung überholt. Die Zahlen sprechen für sich:

Die gesamte Kapazität für fortschrittliche Verpackungen soll von 2022 bis 2027 um etwa 80 % wachsen . Aber selbst diese drastische Expansion kann mit der KI-Nachfrage nicht Schritt halten. JPMorgan prognostiziert einen gesamten CoWoS-Verbrauch der Industrie von 1,15 Millionen Wafern im Jahr 2026 und 1,55 Millionen im Jahr 2027, was bedeutet, dass Nicht-TSMC-Quellen (OSATs) eine magnitude Ordnung mehr an Volumen absorbieren müssen .

Intels EMIB-T ist der wichtigste CoWoS-Konkurrent, der wirklich an Zugkraft gewinnt, aber Analysten warnen, dass er weiterhin besser für ASIC-Designs geeignet ist als für die bandbreitenintensivsten GPU-Anwendungen. Die eigentliche Geschichte könnte sein, dass der Engpass bei fortschrittlichen Verpackungen keine vorübergehende Knappheit ist – es ist eine strukturelle Verschiebung, die die gesamte KI-Chip-Industrie zum ersten Mal zwingt, ihre Verpackungslieferkette zu diversifizieren.