台積電CoWoS良率衝破99%，AI晶片瓶頸轉移到HBM同ABF基板——2029年推14倍光罩封裝

擴展計劃：由5.5倍到14倍光罩（2028-2029年）

台積電提出咗一個進取嘅光罩尺寸路線圖，大約係「每年一代」嘅節奏：

14倍光罩嘅CoWoS預計可以喺一個封裝入面整合大約10粒大型運算晶片同20組HBM記憶體堆疊，基本上將個封裝變成一個系統級嘅運算基板。有啲消息話14倍光罩會喺2028年推出，而何軍嘅簡報就提到2029年量產。呢個差異好可能係反映2028年試產、2029年先真正大量出貨嘅時間表。

擴展到更大尺寸嘅關鍵技術挑戰

由5.5倍擴展到14倍光罩（甚至更大）會遇到幾個物理同製程上嘅難題：

• 翹曲/機械應力：更大嘅封裝面積會喺中介層、基板同晶片堆疊之間產生明顯嘅彎曲同應力，需要用先進材料同製程控制先搞得掂。
• 訊號完整性同互連密度：要喺大咗3倍嘅面積上保持高頻寬、低延遲嘅連接，需要喺微凸塊、矽穿孔（TSVs）同重新分佈層（RDL）方面有所突破。
• 供電同散熱管理：一個14倍光罩封裝入面有大約10粒大型運算晶片加20組HBM堆疊，用電量會極高，需要全新嘅散熱方案同供電網絡。
• 光罩拼接：封裝大過單次光罩曝光嘅範圍就需要精確嘅多重拼接，呢個係大規模生產良率嘅關鍵挑戰。
• 基板供應：更大嘅封裝需要更大、層數更多嘅ABF基板——而呢樣嘢本身就已經係最短缺嘅零件。

台積電認為晶圓級CoWoS（而唔係面板級封裝）仍然係呢啲最大型互連封裝嘅最佳方案，因為面板級技術暫時仲未做到CoWoS咁高嘅互連密度。

同Intel嘅競爭定位

台積電喺OCP APAC峰會上嘅披露直接同Intel嘅封裝技術形成對比：

• 良率差距：多個業界消息指出，Intel嘅EMIB-T（嵌入式多晶片互連橋接）先進封裝技術仲喺追趕90%良率嘅階段，而台積電嘅CoWoS已經喺量產中超越98%。呢個係量產良率上超過8個百分點嘅差距。
• 光罩尺寸路線圖：台積電目標係2028-2029年推出14倍光罩（約12,000 mm²）。Intel公開話會喺差唔多時間推出12倍光罩封裝，即係台積電嘅目標面積大咗大約15-20%。
• 產能同生態系統：台積電喺2025年將CoWoS產能擴張咗106%，仲將2026年嘅資本開支提高到破紀錄嘅600至640億美元，部分原因就係用嚟進一步擴充封裝產能。CoWoS產能已經賣晒至2027年，即係話台積電嘅客戶（Nvidia、AMD、Broadcom等）基本上綁死咗喺台積電嘅封裝生態系統入面——呢個係一個結構性嘅護城河。
• Intel嘅處境：Intel嘅晶圓代工封裝業務（包括EMIB-T）仲喺良率爬坡階段，未達到同級嘅量產規模。良率同產能嘅差距意味住台積電喺可預見嘅未來仍然係高端AI加速器嘅主要先進封裝供應商。

總結

台積電嘅5.5倍光罩CoWoS已經達到98-99%嘅量產良率，將AI晶片供應嘅瓶頸由台積電自身嘅封裝產線轉移到HBM記憶體同ABF基板供應。公司計劃擴展到14倍光罩（約12,000 mm²）喺2028-2029年，可以整合大約10粒運算晶片同20組HBM堆疊——但會面對顯著嘅機械、散熱同基板挑戰。相比Intel嘅EMIB-T（估計約90%良率），台積電喺AI先進封裝領域擁有壓倒性嘅良率、規模同產能優勢。