呢個唔單止係理論上嘅 rebranding。華為同步發表咗名為 LogicFolding 嘅實戰架構,透過垂直堆疊邏輯電路層,喺唔需要極紫外光(EUV)光刻機嘅情況下增加晶體管密度 。要知道,正正係因為美國帶頭嘅出口管制,令中國買唔到 ASML 呢啲 EUV 光刻機,華為呢招就係想直接繞過呢個硬件封鎖。
Tau 縮放定律嘅基本理念,係將 τ (tau),即係訊號傳播時間,定為衡量晶片進步嘅核心指標 。華為聲稱,只要優化訊號喺元件、電路、晶片同整個系統入面嘅傳輸速度,就算用返現有嘅製程節點,都可以榨出更多效能同效率。
呢個轉變好關鍵,因為傳統摩爾定律(大約每 18 到 24 個月將晶體管密度翻一倍)已經因為物理極限同成本問題而越行越慢 。華為就係想將 Tau 定律定位為「後摩爾時代」嘅新路向,喺美國制裁嘅現實限制下搵出路 。
如果冇 LogicFolding 呢個實際嘅晶片架構,Tau 縮放定律只會得個講字 。LogicFolding 放棄咗單層邏輯晶體管嘅平面設計,改為將多層邏輯電路垂直堆疊起嚟——即係起一幢 3D 邏輯晶片。
華為嘅數據顯示,雙層 LogicFolding 可以將晶體管密度提升 55%,功耗效率改善 41% 。最關鍵嘅係,成個生產過程可以用返舊式嘅深紫外光(DUV)光刻機搞掂,呢啲機唔喺美國最嚴格制裁嘅範圍之內(美國主要係限制 ASML 嘅 EUV 機出口)。
首個商用路線圖:2026 年
長期目標:2031 年做到 1.4 納米級別
今次華為嘅發布,外界普遍認為唔止係一個產品路線圖咁簡單。有分析師直頭形容,呢次係中國半導體領域嘅 「DeepSeek 時刻」——一個透過架構創新去繞過,而唔係死忍美國硬件封鎖嘅突破 。
幾個因素令到件事更有戰略重量:
華為仲表明,佢哋已經根據 Tau 縮放定律嘅原則,設計並量產咗 381 款晶片 。
雖然呢單新聞震撼全球,但有幾點好重要嘅保留位,大家一定要知。華為喺研討會上 冇提供到獨立嘅效能測試數據,或者經第三方驗證嘅跑分結果 。
等效密度唔等於等效效能
晶體管密度只係晶片性能嘅其中一個變數。透過 3D 堆疊做到 1.4 納米級別嘅晶體管數量,並唔代表可以自動等於台積電或者三星用真·先進製程造出嚟嗰粒 1.4 納米晶片嘅功耗特性、時脈速度、熱力表現同良率 。
垂直堆疊嘅散熱挑戰
將邏輯層堆疊會帶嚟好大嘅散熱複雜性。尤其係喺 3D 堆疊結構中間產生嘅熱力,係好難散走嘅,點樣喺唔降頻或者唔影響穩定性嘅前提下處理好散熱,係所有 3D 整合設計都要面對嘅工程學難題 。
時間表好進取,良率仲係個謎
要由 2026 年嘅雙層晶片,去到 2031 年量產到高良率嘅三層商用晶片,呢個時間表非常之趕。外界嘅分析師仲未驗證到,華為聲稱嘅密度、功耗同良率目標,可唔可以如期達成 。
就算華為最終係咪可以如期達到每一個里程碑,Tau 縮放定律同 LogicFolding 嘅公布,已經係一個好重要嘅戰略信號。華為唔再係坐喺度等制裁解除,或者等國產 EUV 技術成熟,而係嘗試重新定義「乜嘢係半導體嘅進步」,用一種佢哋手上嘅工具可以實現到嘅方式去玩 。
如果呢套方法可以喺真實產品度帶嚟有競爭力嘅結果,咁佢好可能會開闢一條新嘅架構路線,等其他受制裁嘅中國公司可以跟住行——甚至可能影響到全球半導體業界,喺幾何縮放走到盡頭之後,點樣去回應,而唔單止係中國嘅事。