揀英特爾EMIB-T定係台積電CoWoS,係一個影響成本、可擴展性同供電能力嘅根本性架構抉擇。核心差異在於點樣連接多個運算裸晶同高頻寬記憶體(HBM)。
台積電嘅CoWoS(Chip-on-Wafer-on-Substrate),即係晶圓上晶片封裝,係用一大塊被動式矽中介層做地基,將所有晶片放上去。呢塊全尺寸嘅中介層就好似一條擁有數以千計垂直連線(矽穿孔,TSV)嘅超密集數據高速公路,提供極高頻寬,但代價係非常之貴 。中介層嘅大細受限於光刻嘅光罩尺寸極限,變相限制咗封裝嘅最大面積,而且越複雜,良率就越難控制
。
**英特爾嘅EMIB-T(嵌入式多裸晶互聯橋接,配備矽穿孔)**就走上另一條完全唔同嘅路。佢唔用單一嘅中介層,而係將只有需要高速連線嘅位置,將細小嘅矽橋直接嵌入有機封裝基板入面 。咁樣就唔使再用嗰塊貴價嘅全片大矽板,降低咗材料成本之餘,仲可以做到物理上更大嘅封裝——最大可以去到驚人嘅120×180毫米,能夠整合超過38粒橋接晶粒同12粒以上光罩尺寸嘅運算小晶片——因為封裝唔再受限於單一中介層嘅光罩極限
。
EMIB-T比起英特爾舊有嘅EMIB,一個關鍵升級就係喺橋接晶粒引入咗矽穿孔(TSV)。舊式EMIB嘅訊號係繞過橋接晶粒行,而EMIB-T就係直接穿過佢,大幅改善訊號完整性同供電表現,供電路徑嘅電阻比起舊式懸臂式設計降低超過30% 。呢項技術亦整合咗高功率MIM電容,更適合應付HBM4級別記憶體嘅供電需求
。
簡單講,CoWoS透過統一嘅高成本中介層追求極致頻寬;而EMIB-T就提供一個更模組化、潛在成本更低、可大規模擴展嘅架構,但代價係生態系統成熟度同經過驗證嘅量產良率。
聯發科呢次押注有住明確而進取嘅時間表。公司披露,項目目標係2026年第四季完成設計定案(tape-out),並喺2027年第四季開始量產 。呢個時間表同英特爾嘅路線圖一致。英特爾嘅EMIB-T預計今年開始全面進入生產線部署,而更廣泛嘅EMIB技術預期會喺2026年下半年開始有實質嘅收入貢獻
。2026年尾嘅設計定案係關鍵嘅「設計凍結」時刻,之後就要開始漫長而且高風險嘅量產良率爬坡之路。
呢個進取嘅時間表背後,有個重大技術風險如影隨形:良率。著名分析師郭明錤就係最突出嘅警示聲音,佢警告由技術驗證走到量產階段將會異常困難。
根據披露,英特爾嘅EMIB-T製程,喺代號**「Humufish」嘅Google下一代TPU(張量處理器)項目上,達到咗約90%嘅技術驗證良率,呢款晶片同樣瞄準2027年下半年推出 。郭明錤認為,要喺一項仲開發緊嘅技術上達到90%,已經係「一個非常正面但合理嘅數據」,但佢強調呢個數字同量產所需嘅約98%良率目標**相比,依然「有明顯差距」
。
最關鍵係,郭明錤明確區分咗「驗證良率」同「真正量產良率」。佢指出,由於Humufish嘅部分產品規格都未完全定案,嗰90%只係代表有限嘅驗證數據,唔能夠當做可靠嘅量產預測 。佢最尖銳嘅警告係:由90%爬到98%,難過由項目啟動爬到90%
。呢最後一段路,涉及設計、製程同物料之間複雜嘅交互作用,形成一個極之折磨人嘅優化困局。花旗銀行嘅研究報告亦呼應呢個審慎觀點,指出由於台積電擁有成熟同主導嘅生態系統,短期內面對嘅競爭壓力好有限
。
令成件事更複雜嘅,係聯發科同Google之間廣泛流傳但未被官方證實嘅合作關係。供應鏈消息一致指出,聯發科正為一個主要數據中心客戶設計客製化AI晶片,包括張量處理器(TPU),外界深信就係Google 。而嗰90%嘅EMIB-T驗證良率,正正係喺Google代號「Humufish」嘅下一代TPU上實現嘅
。
不過,聯發科公開拒絕確認Google係客戶,亦唔評論會唔會喺Google晶片上採用EMIB技術 。呢種含糊態度令聯發科獨家採用EMIB-T嘅決定更具意義:佢暗示至少有一位大客被英特爾嘅封裝路線圖說服,願意拍板用佢嚟開展項目。據報,呢個決定嘅關鍵就係EMIB相對於供應爆滿嘅CoWoS所帶來嘅成本同產能優勢
。
呢次獨家採用EMIB-T嘅決定,係一次戲劇性嘅策略轉向。就喺COMPUTEX宣布前冇幾耐,聯發科嘅公開姿態仲係一個中立嘅雙重供應商。資深副總經理胡正大(Vince Hu)當時話:「我哋係少數同時支援(台積電)CoWoS同(英特爾)EMIB嘅客製化晶片供應商。我哋畀客戶自己揀。」
Comments
0 comments