答案已發布4 個月前Last edited 3 個月前18 來源

華為晶片新戰術：由「死縮尺寸」轉玩「時間壓縮」，Tau 縮放定律同 LogicFolding 架構究竟係咩玩法？

華為嘅 Tau (τ) 縮放定律，將半導體進步嘅重心由「幾何縮放」（死縮晶體管）轉向「時間縮放」：唔係鬥零件細，係鬥訊號行得快、行得順，減少晶片內部嘅時間延遲。配合呢個定律嘅就係全新「LogicFolding」架構，專門縮短晶片內部嘅佈線路徑，降低電阻電容負載（RC Load），從而變相提升電晶體密度同整體效能。

發布者使用 GPT-5.5 編輯圖片由 GPT Image 2 生成

使用 Studio Global AI 搜尋並查核事實瀏覽更多熱門頁面

研究答案

重點

華為嘅 Tau (τ) 縮放定律，將半導體進步嘅重心由「幾何縮放」（死縮晶體管）轉向「時間縮放」：唔係鬥零件細，係鬥訊號行得快、行得順，減少晶片內部嘅時間延遲。
配合呢個定律嘅就係全新「LogicFolding」架構，專門縮短晶片內部嘅佈線路徑，降低電阻電容負載（RC Load），從而變相提升電晶體密度同整體效能。
華為話過去六年已經用呢個原理設計同量產咗 381 粒晶片，而預計喺今年稍後時間推出嘅新一代 Kirin 處理器，將會係首批正式用上 LogicFolding 架構嘅產品。

Conceptual illustration of Huawei Tau scaling and LogicFolding chip architecture focusing on signal timing optimization — What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditionalHuawei’s Tau (τ) Scaling Law proposes improving semiconductor performance by compressing signal timing inside chips rather than relying only on smaller transistors.
AI 提示
Create a landscape editorial hero image for this Studio Global article: What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditional. Article summary: Huawei says its newly unveiled Tau (τ) Scaling Law is a new semiconductor-development principle that replaces traditional geometric scaling with “time (τ) scaling” as the guide for improving semiconductors and electronic. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "China’s Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite US sanctions that have made it hard for" source context "Huawei proposes new path for chip development amid US sanctions" Reference image 2: visual subject "China’s Huawei Tec
openai.com

半導體行業嘅進步，幾十年嚟都係靠「將電晶體愈整愈細」呢條金科玉律。但華為而家就話，呢條路已經開始見到盡頭。佢哋認為，晶片效能要繼續提升，唔一定要再死縮零件嘅物理尺寸，反而可以靠 「啲訊號行得有幾快」 嚟決勝負。

喺 2026 年嘅 IEEE 國際電路與系統研討會（ISCAS）上，華為正式提出咗一個叫 Tau (τ) 縮放定律 嘅新概念，仲附帶一個名為 LogicFolding（邏輯折疊） 嘅晶片設計方法。成個玩法，就係將焦點由傳統嘅「微縮電晶體」，轉移到透過設計主導嚟減少處理器內部嘅訊號延遲。

Tau (τ) 縮放定律：由鬥「Size」變鬥「時間」

過往我哋成日聽嘅摩爾定律，其實就係一種 「幾何縮放」（Geometric Scaling）：不斷將電晶體尺寸縮細，務求喺同一塊矽片上塞入更多零件。

華為提出嘅 Tau 縮放定律，就將進步嘅核心變數改為 「時間 (τ)」。佘頭唔係死 focus 喺零件有幾細，而係集中精神去 減少啲訊號同數據喺電路系統入面傳送所需要嘅時間。

Studio Global AI

繼續你的研究

此頁麵包含一個有來源支援的答案，您可以在 Studio Global 內繼續。

使用 Studio Global AI 搜尋並查核事實

人們還問