拆解 Panther Lake：Intel 18A、RibbonFET 同 PowerVia 到底進展如何？

SemiAnalysis 拆解 Intel Core Ultra 7 365，讓人近距離看到 18A 製程的商用實作：運算模組採用 RibbonFET 環繞閘極電晶體，並配合 PowerVia 背面供電。拆解亦說明 Panther Lake 並非整粒晶片都以 18A 製造；單靠一款產品成功整合新技術，也不足以證明 Intel 的製程已領先台積電或三星。12

18A 內部有甚麼新設計？

截面影像顯示，RibbonFET 採用四層水平堆疊的矽片，閘極會環繞每條通道。PowerVia 則透過專用的背面金屬供電網絡，以及納米矽穿孔（nano-TSV）輸送電力，減少正面佈線需要分配給供電的資源。34

這些設計是重要的整合成果，但不代表效能必然不付代價。拆解提到，相關結構亦帶來額外電容、熱阻和製程複雜度。截面可以展示晶片如何製成，卻不能單憑結構判斷成品會否比競爭對手更快或更涼。4

Panther Lake 不是「全粒 18A」

Panther Lake 以 Intel Foveros-S 封裝，把三個運作中的模組——運算、圖像和 I/O——組裝在一塊被動底層模組之上。運算模組採用 Intel 18A；圖像模組則視乎配置而定：較小的 GT1 版本用 Intel 3，較大的 GT2 版本用台積電 N3E；I/O 模組則用台積電 N6。12

換言之，Panther Lake 展示的是 18A 用於運算模組，而不是整個封裝內每個部分都採用 18A。運算模組整合 CPU 核心、NPU、媒體引擎和記憶體側快取；圖像和 I/O 功能仍放在獨立模組上。34

18A 的邏輯密度比較如何？

SemiAnalysis 量度 Panther Lake 的 18A 運算邏輯，以及封裝內台積電 N3E 圖像邏輯，發現兩者的邏輯密度相若。其比較亦指出，18A 在所報告的峰值密度上，未有領先台積電 N3P、N2 或三星 SF2。2

要留意，這些數據比較的是特定邏輯區域，並非把不同製程的所有設計和產品放在一起作全面排名。

RibbonFET 與三星 MBCFET：結構不同，不等於散熱勝負已分

Intel 的 RibbonFET 和三星的 MBCFET，同屬環繞閘極（GAA）納米片電晶體設計。拆解描述了 Intel 四層矽片的結構，以及它如何配合背面供電；並指出三星 SF2 使用正面供電，接點和互連材料亦有所不同。34

這些分別反映兩家公司採取了不同的整合方式，但不能單靠結構推斷哪款晶片會更涼或效能更好。拆解提到的熱阻，是製程設計需要權衡的因素，並非 Intel 與三星成品之間的直接溫度比較。4

High-NA 晶圓數和良率數字代表甚麼？

Intel 與 ASML 表示，High-NA EUV 累計處理的晶圓已超過 100 萬片，當中包括設備認證、研發和生產；High-NA 亦用於部分 Panther Lake 處理器的指定層。這個總數反映設備使用經驗，並不代表有 100 萬片完成的 Panther Lake 晶圓，亦不代表每片晶圓都全程使用 High-NA 曝光。19

另有報道指，ASML EXE:5200B 在一種模式下每小時處理 175 片晶圓；需要拼接曝光時，速度約降至每小時 125 片。這顯示拼接會影響設備吞吐量，但單憑這個數字，無法判斷 Intel 整體的製造成本或產量。22

一項分析師估算指 18A 良率約為 80%，但估算的量度方法未有披露，Intel 亦未公布絕對良率數字。因此，這個估算不能代表所有 18A 生產情況，也不足以證明 Intel 已達到競爭對手的成本水平。24

Wildcat Lake 則顯示 Intel 正把相關技術延伸至另一種產品設計：據報其運算晶粒比 Panther Lake 小 38%，並以有機多晶粒封裝取代 Foveros。這擴大了相關技術可用於的產品範圍，但晶粒較小或推出新產品，都不能證明 Intel 已在密度、製造經濟效益或高階圖像製造方面超越競爭製程。5

重點：成功整合是進展，但不是全面領先的證明

Panther Lake 提供了具體證據，顯示 Intel 已把 RibbonFET 和 PowerVia 整合進商用處理器，並將 18A 運算模組與其他製程製成的模組組合在一起。相對地，拆解量得的 18A 邏輯密度只是與 N3E 相若，並未領先所有競爭製程。High-NA 使用經驗和良率估算顯示製造工作有所進展，但良率涵蓋範圍、設備吞吐量和整體競爭力，仍有不少問題未能由現有數據解答。2192224