AI記憶體鬥快已變成封裝技術之爭：Samsung與SK hynix的HBM4E路線圖

Samsung與SK hynix在Hot Chips 2026展示了兩條截然不同、但其實都在回答同一個問題的AI記憶體路線：如何在提升頻寬的同時，控制熱力、封裝尺寸和製造複雜度，不讓整個設計顧此失彼。

Samsung的重點是速度、客戶專用的基底晶粒，以及最終把記憶體直接放到處理器上；SK hynix就將焦點放在封裝本身，包括散熱、翹曲、互連，以及堆疊愈來愈高後遇到的物理限制。23

不過，以下數字主要是供應商規格、路線圖目標或設計宣稱，並非獨立第三方完成的基準測試結果，解讀時要留意這個分別。

Samsung的近線目標：HBM4E穩定3.6 TB/s，16 Gbps瞄準約4 TB/s

Samsung表示，已於5月底開始向主要全球客戶出貨12層HBM4E樣品。這批樣品的穩定針腳速度為每針腳14 Gbps，效能可擴展至16 Gbps；12層版本每個堆疊提供3.6 TB/s頻寬及48 GB容量。1718

如果以每針腳16 Gbps的配置運作，Samsung預計單一堆疊頻寬可推高至約4 TB/s。公司亦展示了8層和16層版本，反映HBM4E並非只為單一款加速器或容量配置而設。1820

這裏最關鍵的，是分清楚「目前出貨樣品」和「更高速目標」：14 Gbps是現時穩定樣品的規格，而16 Gbps則是Samsung正爭取達到的可擴展上限。因此，這些頻寬數字未必等同於已通過驗證的量產產品基準測試。

Samsung不只加快DRAM，而是走向客製化HBM

Samsung的路線圖不只是提高DRAM速度，或者單純增加堆疊層數。公司提出由標準HBM逐步走向cHBM，即客製化HBM，讓基底晶粒可以按客戶的AI加速器作出調整。換句話說，記憶體封裝會更積極參與整個系統設計，而不再只是一個規格固定的零件。114

更長遠的方向是zHBM：把處理器邏輯和DRAM垂直整合成3D結構。Samsung的構想是減少傳統2.5D封裝中部分連接環節，包括矽中介層和SerDes連結，從而提升能源效率及頻寬。114

Samsung曾表示，zHBM相較相關的傳統設計，能源效益可提高約70%，DRAM頻寬則可增加至超過兩倍。不過，這些數字屬於公司對未來架構的預測或宣稱，並不是目前已有商用zHBM產品的實測數據。13

散熱已由配角變成HBM設計核心

當輸入輸出速度提高、堆疊密度增加，封裝內需要排走的熱量亦會同步上升。Samsung提出的方案是Heat Path Block（HPB），在高功耗實體層（PHY）附近建立額外散熱通道。Samsung表示，當HPB覆蓋超過50%的PHY區域時，最高溫度可以降低逾35%。1014

公司亦表示，HPB已在HBM4E中完成導入及驗證，並計劃在HBM5進一步整合。47這個方向相當重要：散熱已不再只是記憶體封裝的配套功能，而是直接影響介面可以跑得多快的架構因素。

SK hynix：HBM升級首先是封裝問題

SK hynix在Hot Chips的演講，則從製造和整合角度拆解下一代HBM。公司比較了幾種把HBM堆疊連接至AI加速器的方法，包括大型矽中介層CoWoS-S、採用RDL中介層的CoWoS-L，以及Intel以橋接方式連接的EMIB。

這些方案各有取捨：走線安排、晶粒位置、中介層或基板尺寸，以及當加速器旁邊放置更多HBM堆疊後出現的封裝翹曲，都會變得更加難處理。1112

SK hynix現有的HBM封裝資料，也說明了這些設計有幾大逼近物理極限。公司描述的HBM4封裝Z高度為775微米，內含數以千計的矽穿孔（TSV）及基底晶粒微凸塊。當堆疊變得更高，工程師便要在固定的封裝空間內，同時處理更薄的晶粒、更窄的間距、機械應力及散熱問題。1112

SK hynix的路線圖把EMIB列為其中一條可能的2.5D整合路徑。這反映公司對相關封裝方式有技術興趣，或其方案具備兼容性；但單憑路線圖出現EMIB，並不足以證明SK hynix與Intel已確立商業合作關係。12

iHBM針對封裝內的局部熱點

SK hynix亦在開發iHBM散熱方案，將高導熱材料放置在HBM結構內、接近局部熱點的位置。公司聲稱，這種設計可把熱阻降低逾30%。29

Samsung的HPB和SK hynix的iHBM，正好反映兩家公司處理熱力問題時的不同思路。兩者都在晶粒對晶粒及封裝層面解決散熱，但Samsung描述的是在PHY區域周圍建立專用熱傳路徑；SK hynix則集中把熱力由特定的內部熱點導走。

現有報道所引用的主要是供應商宣稱及開發概念，因此兩個百分比不能直接當成可互相比較的測試結果。

混合鍵合是突破16層之後的方向，但未趕得上HBM4E

傳統堆疊方式增加至一定層數後，最終會遇到厚度上限。SK hynix表示，正研究混合鍵合技術，讓HBM有機會突破16層，並在更高堆疊下採用較厚晶粒及更細間距。13

但公司預計混合鍵合未能及時應用在HBM4E。最快的目標是HBM5，而這仍然只是開發預期，並非已確認的產品時間表。25

因此，HBM5可能成為一個技術轉折點。HBM4E仍可透過現有堆疊和封裝方法提升速度及容量，但再下一代產品要繼續擴展，可能就要依賴全新的鍵合、散熱和機械結構技術。

重點：下一代HBM勝負，不會只由頻寬決定

Samsung的展示反映，下一個競爭優勢可能來自客製化，以及處理器與記憶體更緊密的整合。HBM4E樣品代表短期的速度提升；cHBM和zHBM則指向以特定AI加速器為中心設計記憶體封裝，最終甚至把記憶體直接整合到運算晶片上。118

SK hynix傳達的訊息則是：在追求這些性能增益之前，業界必須先解決較少人看見、但更棘手的物理問題，包括封裝翹曲、熱阻、走線密度、堆疊高度和製造良率。iHBM及混合鍵合，都是在不忽視這些限制的前提下，延長堆疊記憶體可用發展空間的嘗試。211

對AI加速器設計者而言，結論相當直接：HBM路線圖愈來愈關乎整個封裝，而不只是DRAM晶粒本身。Samsung押注客製化和3D整合；SK hynix則押注封裝工程及製造控制。兩條路線目前都未能消除同一個基本取捨——更高頻寬，往往意味着更多熱力，以及更高的整合複雜度。