今次示範嘅核心配置,係用一個 Microchip Switchtec Gen 6 PCIe fanout 交換器,作為 CPU、GPU、AI 加速器等主機處理器同多隻 Micron 9650 SSD 之間嘅高速低延遲互連樞紐 。呢個設計令多隻 SSD 可以同時以完整 Gen 6 速度運作,而唔使再爭一條受限嘅匯流排 。
呢款交換器採用 3 nm 製程製造,係可組合同解耦儲存設計嘅中央 fabric 。佢支援高通道數、先進嘅錯誤隔離,以及一對多 multicast 數據分發。最重要嘅係,佢內置硬件信任根(root of trust),採用符合 CNSA 2.0 標準嘅後量子安全密碼技術,特別適合對安全好敏感嘅雲端同政府部門用 。
Micron 9650 喺 2026 年 2 月已經進入量產,係全球首款商用 PCIe 6.0 企業級 SSD 。根據官方產品規格,佢嘅關鍵性能數字如下 :
| 性能指標 | Micron 9650 Gen 6 | 標準 Gen 5 SSD | 優勢 |
|---|---|---|---|
| 順序讀取 | 28,000 MB/s | 14,000 MB/s | 高 100% |
| 順序寫入 | 14,000 MB/s | 10,000 MB/s | 高 40% |
| 隨機讀取 | 5.5 M IOPS | 3.3 M IOPS | 高 67% |
| 隨機寫入 | 900 K IOPS | 720 K IOPS | 高 22% |
呢款 SSD 採用 Micron 垂直整合嘅 G9 NAND(第九代、276 層 TLC)同自家研發嘅 PCIe Gen 6 控制器 。佢有 E1.S 同 E3.S 兩種尺寸,其中 E1.S 版本支援液體冷卻,適合高密度伺服器環境 。能源效益方面,Micron 表示順序讀取嘅每瓦性能比 Gen 5 高 100%,達到 1,120 MB/s per watt 。
PCIe 6.0 將每通道傳輸率提升至 64 GT/s,係 PCIe 5.0 嘅兩倍,足以應付大型 AI 訓練、實時分析同高頻資料庫 workload 所需嘅持續頻寬 。佢採用 PAM4 信號技術,仲有低延遲前向錯誤校正(FEC)嚟維持高速傳輸時嘅信號完整性。
今次 FMS 2026 嘅示範,正正係 PCIe Gen 6 生態系統發展嘅關鍵時刻。Micron 嘅 9650 自 2026 年初已量產,喺企業 SSD 市場有明顯嘅先發優勢 。同一個大會上,Kioxia 都首次公開示範咗佢哋嘅 CM10 PCIe 6.0 SSD——採用 332 層 BiCS10 NAND 同冷板液體冷卻——顯示競爭已經升溫 。大會仲有業界關於 AI 記憶體分層同液冷 PCIe 6.0 SSD 喺下一代數據中心角色嘅廣泛討論 。Microchip 自己嘅 FMS 展位(Booth 415)仲有技術環節講 SSD 錯誤校正最佳化,同模擬記憶體內運算嘅擴展 。
一套經過驗證、可互相操作嘅 PCIe Gen 6 堆疊,可以降低超大規模運算商嘅整合風險,從而加速採用。正如 Microchip 代表所講:「提升數據中心性能唔係任何單一零件可以解決嘅」,將呢次合作定位為一個 cohesive 嘅生態系統策略 。
Micron 嘅 9650 瞄準超大規模運算商同大型 AI 數據中心營運商,呢個係高用量、高利潤嘅客戶群 。Microchip 嘅 Switchtec Gen 6 交換器採用高端 3 nm 節點,開拓咗數據中心基建嘅新產品週期。今年較早時嘅 COMPUTEX 2026,Micron 已經將 9650 作為其完整 AI 優化記憶體同儲存產品組合嘅一部分展出 。
喺 PCIe Gen 6 SSD 領域,Micron 比 Kioxia 等對手有顯著嘅上市時間優勢;而 Microchip 嘅交換器技術就要同 Broadcom 等 PCIe 交換器供應商競爭 。後量子安全(CNSA 2.0)同 multicast 功能令 Microchip 嘅產品喺注重安全嘅雲端部署中更有競爭力 。
消息公布當日,Microchip(MCHP)同 Micron(MU)股價雙雙上升,反映投資者對 PCIe Gen 6 換代週期同 AI 數據中心持續擴建感到樂觀 。