愛芯元智（Axera）在 9 月 8 日推出 M9 系列 5nm 車規級先進駕駛輔助系統（ADAS）SoC；9 月 15 日的報道則重點整理其定位。系列分為兩級：旗艦 M97（M9x-720T），標示等效 AI 算力為 720 TOPS；以及面向主流市場的 M95（M9x-360T），為 360 TOPS。1121

對車廠與 Tier-1（一級汽車供應商）而言，重點不只係 TOPS 數字，而是兩款晶片共用架構、開發工具鏈與可重用軟件資產。愛芯元智表示，客戶可把同一套輔助駕駛應用由較高性能平台延伸至較主流的配置，毋須由零開始重寫。11

M97 與 M95：定位及規格一覽

規格	M97	M95
製程	5nm 車規級	5nm 車規級
標示等效 AI 算力	720 TOPS	360 TOPS
CPU	16 個 Arm Cortex-A78AE 核心	10 個 Arm Cortex-A78AE 核心
等效記憶體頻寬	460 GB/s	260 GB/s
記憶體配置	36／48／64／96 GB	12／18／24 GB
ISP 輸入	最多 16 路鏡頭；4.5 gigapixels/s	最多 14 路鏡頭；2.6 gigapixels/s

M97 的目標是旗艦車型，包括城區 NOA（導航輔助駕駛）、VLA 與世界模型類工作負載，以及座艙與駕駛感知整合；M95 則主攻成本較敏感的一段式端到端智能駕駛市場。721

兩款晶片均被描述為符合 AEC-Q100 車規要求，內置 ASIL-D 片內鎖步安全島，整體晶片安全等級為 ASIL-B，並支援雙晶片冗餘配置。47

M9 平台有咩核心組件？

M9 結合三個愛芯元智自研運算模組：負責 AI 推理的 NPU、處理鏡頭影像的 ISP，以及處理前置視覺與感測器工作的 CVA 電腦視覺加速器。

NPU：減少搬運資料，支援不同精度模型

愛芯元智稱，其 NPU 採用針對車規功能安全的多核、多叢集設計，支援 FP4、INT8、FP8 及 BF16 等運算精度；CPU 與 NPU 之間可作硬件級零拷貝，以減少資料搬運。公司亦稱，自家工具鏈可把演算法適配時間由以月計縮短至以星期計。2122

這些均屬廠商產品宣稱，並非統一條件下的獨立基準測試結果。不過，對需要處理感知及規劃大型模型的車載系統來說，記憶體流量與軟件整合工作，確實可與峰值 TOPS 一樣影響實際表現。

ISP：同一鏡頭訊號，分開照顧 AI 與畫面顯示

ISP 採用「同源雙通路」設計：其中一路面向機器視覺，為 AI 感知而優化；另一路則面向人眼顯示，著重畫面觀感。就 M97 而言，愛芯元智聲稱 ISP 延遲低於 10 毫秒，最多可接入 16 路鏡頭，吞吐量達每秒 45 億像素。2122

CVA：將前處理工作從 CPU、NPU 分流

CVA 的工作包括影像前處理、電腦視覺算子、LiDAR 點雲處理，以及多感測器時間同步。愛芯元智的目標是把這些工序從 CPU 與 NPU 卸載，讓 NPU 可集中處理 AI 推理。11

雙晶片方案：算力可去到幾多？

愛芯元智將 M9 定位為可用於雙晶片冗餘，以及座艙加駕駛整合板卡的方案。公司稱，雙 M97 配置約可達 1,440 TOPS，雙 M95 配置則為 720 TOPS。11

公司亦表示，內部測試中 M9 系統整體幀率較「業界水平」高逾 1.5 倍；M95 跑端到端模型的表現較行業平均高逾兩倍；M97 跑 VLA 模型高逾 1.5 倍；ISP 通路延遲則低約 70%。1819

不過，以上比較應審慎看待：現有報道將數據歸於愛芯元智內部測試，未有列出可供獨立核對的第三方 ADAS 基準測試，亦未必能確保模型、感測器、軟件堆疊及行車環境完全一致。

採取「開放算力底座」定位

愛芯元智表示，自己會維持算力底座供應商定位，不會開發可能與車廠或 Tier-1 客戶競爭的上層智能駕駛演算法。換言之，合作夥伴可自行掌握部署在 M9 硬件上的演算法與整套駕駛軟件方案。8

公司亦稱，截至 2026 年 8 月，其智能駕駛晶片全球累計出貨已超過 160 萬枚，早前的 M5 系列已進入量產車型。8

進度到邊？已有樣片與車廠評估，未代表大規模上車

M97 在 2026 年 2 月回片後成功點亮，並於上半年完成工程樣片交付。愛芯元智提交港交所的披露指出，多家領先車廠已正式啟動方案評估及選型；M95 則於 2026 年 7 月成功點亮。5

這代表產品研發及客戶驗證已走到重要一步，但尚未證實 M97 已廣泛部署在量產車上。對買家及投資者而言，下一步較值得留意的是具名定點項目、量產時間表，以及可在相近條件下比較的獨立道路實測，而不只是峰值算力或內部幀率數據。

愛芯元智（Axera）在 9 月 8 日推出 M9 系列 5nm 車規級先進駕駛輔助系統（ADAS）SoC；9 月 15 日的報道則重點整理其定位。系列分為兩級：旗艦 M97（M9x-720T），標示等效 AI 算力為 720 TOPS；以及面向主流市場的 M95（M9x-360T），為 360 TOPS。1121

對車廠與 Tier-1（一級汽車供應商）而言，重點不只係 TOPS 數字，而是兩款晶片共用架構、開發工具鏈與可重用軟件資產。愛芯元智表示，客戶可把同一套輔助駕駛應用由較高性能平台延伸至較主流的配置，毋須由零開始重寫。11

M97 與 M95：定位及規格一覽

規格	M97	M95
製程	5nm 車規級	5nm 車規級
標示等效 AI 算力	720 TOPS	360 TOPS
CPU	16 個 Arm Cortex-A78AE 核心	10 個 Arm Cortex-A78AE 核心
等效記憶體頻寬	460 GB/s	260 GB/s
記憶體配置	36／48／64／96 GB	12／18／24 GB
ISP 輸入	最多 16 路鏡頭；4.5 gigapixels/s	最多 14 路鏡頭；2.6 gigapixels/s

M97 的目標是旗艦車型，包括城區 NOA（導航輔助駕駛）、VLA 與世界模型類工作負載，以及座艙與駕駛感知整合；M95 則主攻成本較敏感的一段式端到端智能駕駛市場。721

兩款晶片均被描述為符合 AEC-Q100 車規要求，內置 ASIL-D 片內鎖步安全島，整體晶片安全等級為 ASIL-B，並支援雙晶片冗餘配置。47

M9 平台有咩核心組件？

M9 結合三個愛芯元智自研運算模組：負責 AI 推理的 NPU、處理鏡頭影像的 ISP，以及處理前置視覺與感測器工作的 CVA 電腦視覺加速器。

NPU：減少搬運資料，支援不同精度模型

愛芯元智稱，其 NPU 採用針對車規功能安全的多核、多叢集設計，支援 FP4、INT8、FP8 及 BF16 等運算精度；CPU 與 NPU 之間可作硬件級零拷貝，以減少資料搬運。公司亦稱，自家工具鏈可把演算法適配時間由以月計縮短至以星期計。2122

這些均屬廠商產品宣稱，並非統一條件下的獨立基準測試結果。不過，對需要處理感知及規劃大型模型的車載系統來說，記憶體流量與軟件整合工作，確實可與峰值 TOPS 一樣影響實際表現。

ISP：同一鏡頭訊號，分開照顧 AI 與畫面顯示

ISP 採用「同源雙通路」設計：其中一路面向機器視覺，為 AI 感知而優化；另一路則面向人眼顯示，著重畫面觀感。就 M97 而言，愛芯元智聲稱 ISP 延遲低於 10 毫秒，最多可接入 16 路鏡頭，吞吐量達每秒 45 億像素。2122

CVA：將前處理工作從 CPU、NPU 分流

CVA 的工作包括影像前處理、電腦視覺算子、LiDAR 點雲處理，以及多感測器時間同步。愛芯元智的目標是把這些工序從 CPU 與 NPU 卸載，讓 NPU 可集中處理 AI 推理。11

雙晶片方案：算力可去到幾多？

愛芯元智將 M9 定位為可用於雙晶片冗餘，以及座艙加駕駛整合板卡的方案。公司稱，雙 M97 配置約可達 1,440 TOPS，雙 M95 配置則為 720 TOPS。11

公司亦表示，內部測試中 M9 系統整體幀率較「業界水平」高逾 1.5 倍；M95 跑端到端模型的表現較行業平均高逾兩倍；M97 跑 VLA 模型高逾 1.5 倍；ISP 通路延遲則低約 70%。1819

不過，以上比較應審慎看待：現有報道將數據歸於愛芯元智內部測試，未有列出可供獨立核對的第三方 ADAS 基準測試，亦未必能確保模型、感測器、軟件堆疊及行車環境完全一致。

採取「開放算力底座」定位

愛芯元智表示，自己會維持算力底座供應商定位，不會開發可能與車廠或 Tier-1 客戶競爭的上層智能駕駛演算法。換言之，合作夥伴可自行掌握部署在 M9 硬件上的演算法與整套駕駛軟件方案。8

公司亦稱，截至 2026 年 8 月，其智能駕駛晶片全球累計出貨已超過 160 萬枚，早前的 M5 系列已進入量產車型。8

進度到邊？已有樣片與車廠評估，未代表大規模上車

M97 在 2026 年 2 月回片後成功點亮，並於上半年完成工程樣片交付。愛芯元智提交港交所的披露指出，多家領先車廠已正式啟動方案評估及選型；M95 則於 2026 年 7 月成功點亮。5

這代表產品研發及客戶驗證已走到重要一步，但尚未證實 M97 已廣泛部署在量產車上。對買家及投資者而言，下一步較值得留意的是具名定點項目、量產時間表，以及可在相近條件下比較的獨立道路實測，而不只是峰值算力或內部幀率數據。