呢個係完全唔同嘅設計 — 一個大型嘅單晶片或多模組 SoC,專為高階筆記本電腦而設,直接同 AMD 嘅 Halo 級 APU 競爭 。
| 特點 | Razor Lake-AX 細節 |
|---|---|
| CPU 核心 | Griffin Cove P 核心 (實際數量未確認) + Golden Eagle E 核心 |
| GPU | 最多 32 個 Xe3P 核心,行 256-bit 記憶體匯流排 |
| 記憶體 | 封裝 LPDDR6 — 呢個係 Intel 反轉返 Lunar Lake 之後嘅決定,實現統一記憶體架構,適合 AI 工作負載 |
| 封裝 | 完整 SoC,內置快取同集成控制器,封裝方式同 S/H 系列完全唔同 |
| 目標 | AMD Ryzen AI Max "Halo" / 未來 "Medusa Halo" 同 Apple M 系列高階型號 |
| HWiNFO 證據 | 2026 年 8 月加入初步支援,確認 AX 平台確實喺開發中 |
| 推出時間 | 2028–2029 年 |
唔同洩漏之間對邊個核心設計屬於邊一代有啲混亂:
所有 Razor Lake 嘅細節都未經 Intel 官方確認。根據現有洩漏,Razor Lake 係一個兩層戰略:主流嘅 S/H 系列係 Nova Lake 嘅改良版,插槽相容,旗艦型號換咗新核心;而 Razor Lake-AX 就係一個完全唔同嘅、用封裝記憶體嘅 Halo SoC,有最多 32 個 Xe3P GPU 核心,目標係喺 2028–2029 年挑戰 AMD 最大型嘅 APU。
呢個係完全唔同嘅設計 — 一個大型嘅單晶片或多模組 SoC,專為高階筆記本電腦而設,直接同 AMD 嘅 Halo 級 APU 競爭 。
| 特點 | Razor Lake-AX 細節 |
|---|---|
| CPU 核心 | Griffin Cove P 核心 (實際數量未確認) + Golden Eagle E 核心 |
| GPU | 最多 32 個 Xe3P 核心,行 256-bit 記憶體匯流排 |
| 記憶體 | 封裝 LPDDR6 — 呢個係 Intel 反轉返 Lunar Lake 之後嘅決定,實現統一記憶體架構,適合 AI 工作負載 |
| 封裝 | 完整 SoC,內置快取同集成控制器,封裝方式同 S/H 系列完全唔同 |
| 目標 | AMD Ryzen AI Max "Halo" / 未來 "Medusa Halo" 同 Apple M 系列高階型號 |
| HWiNFO 證據 | 2026 年 8 月加入初步支援,確認 AX 平台確實喺開發中 |
| 推出時間 | 2028–2029 年 |
唔同洩漏之間對邊個核心設計屬於邊一代有啲混亂:
所有 Razor Lake 嘅細節都未經 Intel 官方確認。根據現有洩漏,Razor Lake 係一個兩層戰略:主流嘅 S/H 系列係 Nova Lake 嘅改良版,插槽相容,旗艦型號換咗新核心;而 Razor Lake-AX 就係一個完全唔同嘅、用封裝記憶體嘅 Halo SoC,有最多 32 個 Xe3P GPU 核心,目標係喺 2028–2029 年挑戰 AMD 最大型嘅 APU。